Multipleksery i demultipleksery

P

O L I T E C H N I K A

C

Z Ę S T O C H O W S K A

W

YDZIAŁ

E

LEKTRYCZNY

I

NSTYTUT

E

LEKTRONIKI

I

S

YSTEMÓW

S

TEROWANIA

Instrukcja do ćwiczeń laboratoryjnych

1. Cel ćwiczenia

Celem ćwiczenia jest zapoznanie się z zasadą działania multiplekserów i demultiplekserów oraz przedstawienie szerokiej gamy funkcjonalności tych układów.

2. Wprowadzenie teoretyczne

Multipleksery i demultipleksery należą do podstawowych układów elektronicznych wykorzystujących wszędzie tam gdzie konieczne jest przełączanie wielu sygnałów. Dlatego też należą do podstawowych układów komutacyjnych używanych w nowoczesnych technologiach telekomunikacyjnych.

Multipleksery

Multiplekserem ( zwany też selektorem danych) o symbolu zobrazowanym na rys. 1a, nazwiemy urządzenie elektroniczne służące do przekazania (komutacji) sygnału cyfrowego z jednego z n wejść na jedno wyjście układu. Ilość wejść n informacyjnych ile można zaadresować przy pomocy m wejść adresowych, przedstawia następująca zależność:

(1.1) gdzie: n – liczba wejść informacyjnych; m – liczba wejść adresowych

Rys. 1. Multiplekser: a) symbol graficzny; b) model mechaniczny ilustrujący zasadę działania multipleksera

Multipleksery wykonywane są w postaci układów scalonych. Układy z wyjściem dwustanowym mają dodatkowe wejściami sterujące, zwane wejściem strobującym lub zezwalającym (ang. strobe, enable). W przypadku multiplekserów z wyjściem trójstanowym, wejście sterujące najczęściej łączy funkcje wejścia strobującego ze sterowaniem wyjścia. Większa ilość wejść tego typu umożliwia łączenie multiplekserów w bloki układów multipleksujących, które funkcyjne mogą multipleksować większą liczbę sygnałów informacyjnych.

Zasadą działania multipleksera przypomina przełącznik wielopozycyjny przedstawiony na rys.1b. Do nieruchomych styków przełącznika I0, I1, …, In-1 są doprowadzone sygnały wejściowe, których sygnał zostaje przełączony na wyjście układu Y. Suwak przełącznika wielopozycyjnego przesuwany jest poprzez wejścia adresowe. Adresowanie to polega na podaniu odpowiedniej kombinacji zer i jedynek w naturalnym kodzie binarnym na wejścia adresowe, które odpowiada wyborowi danego wejścia informacyjnego. Wówczas sygnał z wybranego wejścia danych jest przekazywany na wyjście

a)

jest zanegowany poprzez wyjście negacyjne. W przypadku, gdy multiplekser posiada więcej wejście strobujące powyższe opisane działanie jest właściwe przy nieaktywnym stanie tego wejścia, tzn. podanie logicznego stanu niskiego L na wejście strobujące umożliwia komutację informacji wejściowych. Lecz po przyłączeniu stanu logicznego wysokiego H do wejścia strobującego to na wyjściu otrzymamy logiczne 0 (logiczną 1 dla wyjścia negacyjnego), bez względu na stany logiczne pozostałych wejść układu.

Przykład multipleksera ośmiokanałowego oraz jego tabelę prawdy na rysunku 2.

Rys. 2 Multiplekser ośmiokanałowy ‘151: a) schemat logiczny ; b) tabela prawdy

Demultipleksery

Demultipleksery służą do przekazywania sygnału z wejścia układu na jedno z jego wielu n wyjść. Na poniższym rys.3 przedstawiono ogólny symbol graficzny używany do oznaczania demultiplekserów oraz model mechaniczny ilustrujący zasadę działania demultiplekserów.

Rys.3. Demultiplekser: a) symbol graficzny; b) model mechaniczny ilustrujący zasadę działania multipleksera

Ilość wyjść demultipleksera jest zależna od ilości wejść adresowych i wyraża się wzorem przy czym n oznacza ilość wyjść demultipleksera. Wyjścia demultiplekserów są adresowane w naturalnym kodzie binarnym sygnałów wejść adresowych kolejno rosnących wagach bitów .

Zasadę działania demultiplekserów najprościej można wyjaśnić na przykładzie przełącznika wielopozycyjnego (rys.3b). Przełącznika ten przełącza sygnał wejściowy z jednego wejścia informacyjnego I na jedno z n wyjść. Pozycję suwaka ustala się za pomocą wejść adresowych.

Demultipleksery podobnie jak multipleksery są wyposażone w wejścia strobujące , które umożliwiają blokowanie wyjść układu niezależnie od stanów wejść pozostałych wejść demultipleksera.

Schemat logiczny demultipleksera scalonego ‘155 przedstawiono na rysunku 4.

Rys . 4. Schemat logiczny układu scalonego ‘155

Natomiast tabela 1 jest tabelą prawdy przedstawionego podwójnego czterokanałowego demultipleksera dla pierwszego składowego demultipleksera czterokanałowego.

Tabela 1.

Wejścia Wyjścia

Adresowe Strobowania Danych

B A 1G 1C 1Y0 1Y1 1Y2 1Y3

X X H X H H H H L L L H L H H H L H L H H L H H H L L H H H L H H H L H H H H L X X X L H H H H

Oznaczenia: L –stan niski, H –stan wysoki, X – stan dowolny

Tabela 2 ilustruje zależności wartości wyjść drugiego składowego demultipleksera układu ‘155 od wartości stanów logicznych wejść układu tego multipleksera.

Tabela 2.

Wejścia Wyjścia

Adresowe Strobowania Danych

B A 2G 2C 2Y0 2Y1 2Y2 2Y3

X X H X H H H H L L L L L H H H L H L L H L H H H L L L H H L H H H L L H H H L X X X H H H H H

Oznaczenia: L –stan niski, H –stan wysoki, X – stan dowolny

Łączenie multiplekserów i demultiplekserów

Zarówno multipleksery jaki demultipleksery można łączyć w większe jednostki przełączające, które umożliwiają przełączanie sygnałów pomiędzy większą ilością wejść i wyjść danego układu. Na poniższym rysunku 5 przedstawiono sposób połączenia dwóch multiplekserów czterokanałowych wyposażonych w wejścia strobujące, w jeden multiplekser o ośmiu wejściach informacyjnych i0, i1,…,i7 i mogących je zaadresować trzech wejściach

adresujących c, b, a. Wyjściem multipleksera ośmiokanałowego jest wyjście y bramki logicznej OR.

Rys.5. Układ połączeń multiplekserów

Z kolei na rysunku 6 przedstawiono sposób połączenia dwóch demultiplekserów czterokanałowych w blok demultipleksera mogącego przesłać sygnał cyfrowy z wejścia We na jedno z ośmiu wyjść y0, y1, …, y7 poprzez właściwe zaadresowanie danego wyjścia trzema

a) b)

Rys. 6. Układ połączeń demultiplekserów

Realizacja układów kombinacyjnych:

Przy pomocy multiplekserów i demultiplekserów w bardzo prosty sposób można realizować funkcję logiczne. Należy zaznaczyć, że gdy mamy do zaprojektowania układy wielowejściowe należy użyć do jej realizacji Multipleksery. W przeciwnym wypadku, czyli gdy mamy zrealizować układ logiczny opisany wieloma funkcjami należy skorzystać z demultiplekserów.

Poniżej przedstawiono dwa przykłady układów logicznych: jeden z budowany na multiplekserze drugi na demultiplekserze.

Przykład 1.

Zbudować układ logiczny opisany następującą funkcją:

) 15 , 13 , 12 , 10 , 8 , 7 , 3 , 1 ( ) , , , (   f d c b a y

Rozwiązanie układu przedstawiano w tabeli na rysunku 7a. Natomiast układ z rys. 7b przedstawia realizację rozwiązania zadanej funkcji przy pomocy szesnastowejściowego multipleksera ‘150.

Rys. 7 Realizację rozwiązania zadanej funkcji logicznej: a) tabela prawdy; b) schemat układu kombinacyjnego

Schemat połączeń układu rozwiązania przedstawiony na rys.7b wynika ze stanów wyjścia tabeli z rys. 7a. Gdy dla danego wiersza kombinacji wejść adresowych multipleksera na wyjściu ma się pojawić logiczna 1, to wejście danych multipleksera wybrane przez tą kombinację stanów logicznych wejść adresowych podłączamy do źródła logicznej 1.

Przykład 2.

Zbudować układ kombinacyjny czterowyjściowy opisany następującymi funkcjami:

)] 5 2 ( 1 Π[ ) ( )] 3 0 ( 7 6 4 Π[ ) ( )] 7 2 ( 6 3 Σ[ ) ( )] 3 0 ( 7 5 2 1 Σ[ ) ( 4 4 3 3 2 2 1 1 , , , , , , , , , , , , , , , , , ,         a b c f y a b c f y a b c f y a b c f y

Rozwiązanie układu przedstawia tabela 4, która jest tabelą prawdy układu kombinacyjnego przedstawionego na rysunku 8. Tabela 4. c b a y1 y2 y3 y4 0 0 0 - 0 - 1 0 0 1 1 0 1 0 0 1 0 1 - 1 -0 1 1 - 1 - 1 1 0 0 0 0 0 1 1 0 1 1 0 1 -1 -1 0 0 1 0 1 1 1 1 1 - 0 1 d c b a y 0 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 0 0 1 0 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 1

Na rysunku 8 przedstawiono schemat układu kombinacyjnego realizujący rozwiązanie zadanych czterech funkcji logicznych. Opiera się on o ośmiokanałowy demultiplekser zbudowany na podstawie połączenia dwóch składowych demultiplekserów układu scalonego ‘155 , które to posiadają wspólne wejścia adresowe B i A. Trzecie wejście adresowe C jest wynikiem połączenia wejść danych 1C i 2C. Ma to wpływ na wagę obu demultiplekserów składowych. Demultiplekser oznaczony indeksem „1” posiada starsze wyjścia od drugiego.

Rys.8. Układ kombinacyjny realizujący rozwiązanie zawarte w tabeli 4

3. Opis stanowiska laboratoryjnego

Zbudowane stanowisko laboratoryjne przedstawione na rys. 9 umożliwia badanie multiplekserów i demultiplekserów szesnastokanałowych jak i o mniejszej liczbie wejść(wyjść) danych. Istnieje też możliwość łączenia multiplekserów i demultiplekserów w większe jednostki komutacyjne. Natomiast blok bramek logicznych jest pomocny przy wykonaniu układów logicznych wykorzystujących w swej strukturze wewnętrznej bloki multiplekserów i demultiplekserów.

Widok płyty głównej z zaznaczonymi poszczególnymi jej elementami przedstawiono na rysunku 10.

Blok oznaczony symbolem US1 jest to szesnastokanałowy multiplekser UCY74150N posiadający szesnaście wejść adresowych I0, I1, I2, …, I15; cztery wejścia adresowe A0, A1, A2, A3; wejście strobujące S oraz wyjście inwersyjne Y .

Przeciwieństwem multipleksera US1 jest szesnastokanałowy demultiplekser/dekoder US2 oparty na układzie scalonym UCY74154N. Wyposażono go w dwa wejścia strobujące G0 i

1

G ; cztery wejścia adresowe A0, A1, A2, A3 oraz szesnaście inwersyjnych wyjść Y0 , Y1 ,

…,Y15 mogących przenieś sygnał z jednego z wejść strobujących (do drugiego wejścia

strobującego musi być przyłożone logiczne 0.

Zadajnikami stanów logicznych dla wejść układów US1 i US2 są przełączniki trójpozycyjne mogące zadawać stan logiczny wysoki H, niski L lub sygnał dołączony do gniazdek doprowadzających sygnał do przełączników, gdy te ustawione są w pozycji X.

Elementy stanowiska laboratoryjnego oznaczone jako US3 i US5 są multiplekserami czterokanałowymi mogącymi przenieś sygnał cyfrowy z jednego z wejść informacyjnych I0, I1, I2, I3 na wyjście Y poprzez właściwy wybór wejścia danych poprzez wejścia adresowe A0 i A1. Za blokowanie wyjścia Y układu odpowiada zadany stan logiczny na wejście strobujące

S . Multipleksery te są w rzeczywistości ½ układu scalonego UCY74153N.

Rys. 10. Widok płyty głównej stanowiska laboratoryjnego

Kolejnymi elementami stanowiska są czterokanałowe demultipleksery US4 i US6. Oparte o architekturę jednego z dwóch składowych demultiplekserów układu scalonego UCY74155N posiadają dwa wejścia adresowe A0 i A1; wejście strobujące S oraz wejście danych G . Za

pomocą odpowiedniej konfiguracji stanów logicznych na tych wejściach możemy przetransportować sygnał na jedno z wyjść demultipleksera Y0 , Y1 , Y2 , Y3 .

Z kolei układ oznaczony jako US7 prezentuje licznik asynchroniczny zliczający do szesnastu. Zbudowany jest z układu scalonego UCY74LS93N. Posiada asynchroniczne wejście zliczające I wyzwalane zboczem opadającym impulsu podawanego z przycisku P1. Zliczanie jest możliwe przy obecnym stanie wysokim na wejściu zerowania licznika R. Zliczane słowo

binarne pojawia się na wyjściach licznika Y0, Y1, Y2 i Y3 w naturalnym kodzie dwójkowym, przy czym wyjście Y0 jest najmniej ważnym bitem tego słowa.

W dolnej części panelu czołowego stanowiska umieszczono szereg bramek logicznych po trzy z każdego typu. Każda z bramek logicznych od Br.1 do Br.21 posiada na swoim wyjściu diodę LED sygnalizacyjną aktualny stan wyjścia.

4. Opis programu symulacyjnego Multisim

Oprócz wykonywania ćwiczeń na stanowisku laboratoryjnym można skorzystać z komputerowego programu symulacyjnego układy elektroniczne Multisim 10 Electronics Workbench, który w wersji testowej został dołączony do pracy dyplomowej na nośniku danych CD-ROM.

Program komputerowy Multisim 10 Electronics Workbench uruchamia się z lokalizacji C:\ProgramFiles\NationalInstruments\CircuitDesignSuite10.0\multisim.exe. Zrzut ekranowy okna programu Multisim 10 EW z zaznaczonymi opisami przedstawiono na rysunku 11.

Rys. 11. Zrzut ekranowy okna programu Multisim 10 EW.

Okno programu Multisim 10 składa się z czterech głównych części: panelu konstrukcji modelu – służącego do projektowania symulowanego układu; okna wyboru projektu, którego chcemy zasymulować; menu i głównego paska narzędziowego – zawierające główne opcje programu; paska bocznego – znajdują się na nim przyrządy służące do analizy oraz generacji konkretnych przebiegów sygnałów na potrzeby symulacji.

Na rysunku 12 przedstawiono widok menu narzędziowego oraz pasek główny programu. Pasek główny można rozszerzyć o inne paski narzędzi wybierając je poprzez zaznaczenie w poleceniu View/Toolbars interesującego nas paska narzędziowego. W podmenu File można stworzyć nowy projekt wybierając opcję File\New\SchematicCapture lub klikając na ikonie . Natomiast aby otworzyć istniejący już plik symulacyjny konieczne jest wybranie opcji

File\Open lub kliknięcie ikony na głównym pasku narzędziowym, poczym w nowo otwartym oknie należy wybrać lokalizację danego pliku i nacisnąć Open. Aby zapisać projekt klikamy na ikonkę lub wybieramy opcję File\Save w menu kontekstowym.

Do przeprowadzenia symulacji ćwiczeń laboratoryjnych dotyczących multiplekserów i demultiplekserów należy zapoznać się z oferowanymi przez program Multisim bibliotekami elementów. Ikony głównych bibliotek znajdują się w drugim rzędzie paska głównego.

Pierwsza niezbędna biblioteka o nazwie Sources zostanie otwarta po naciśnięciu ikony na głównym pasku narzędziowym. Wówczas ukaże się okno z możliwymi do wyboru elementami jak na poniższym rysunku 13. Biblioteka ta zawiera wirtualne elementy zasilania (np. VCC, GND)

Rys. 13. Widok okna biblioteki Sources programu Multisim.

Drugą z kolei biblioteką jest oznaczona ikoną biblioteka Basic, zawierająca podstawowe elementy jakimi są rezystory, kondensatory, cewki oraz elementy przełączające. Okno wyboru elementów biblioteki Basic przedstawia rysunek 14.

Rys.14. Widok okna biblioteki Basic programu Multisim

Rys. 15. Widok okna biblioteki TTL programu Multisim

Trzecią biblioteką potrzebną do wykonywania ćwiczeń laboratoryjnych jest biblioteka TTL zawierające elementy produkowane w technologii TTL, a co za tym idzie też układów scalonych wykorzystanych do budowy stanowiska laboratoryjnego. Bibliotekę uruchamiamy naciskając ikonę na pasku głównym. Obraz okna biblioteki TTL przedstawiono na rys. 15 Na rysunku 16 przedstawiono okno wyboru elementów kolejnej biblioteki Misc Digital, zawierającej cyfrowe realizacje układów logicznych włącznie z bramkami logicznymi.

Bibliotekę tą uruchamia się klikając na ikonę znajdującą się na głównym pasku narzędziowym.

Rys. 16. Widok okna biblioteki Misc Digital programu Multisim

Rys. 17. Widok okna biblioteki Indicators programu Multisim

Biblioteka Indicators o oknie wyboru elementów przedstawionym na rysunku 17 zawiera w swoim asortymencie elementy sygnalizujące, takie jak: probówki, buzery, lampy czy wyświetlacze siedmiosegmentowe. Bibliotekę uruchamiamy przyciskiem na pasku głównym.

Na pasku głównym programu Multisim znajduje się ikona odpowiedzialna za start symulacji. Funkcję symulacji można tez załączyć wciskając klawisz F5 lub wybierając z menu kontekstowego opcję Simulate\Run. Do opcji załączania układu służy także wirtualny przełącznik wraz z przyciskiem wstrzymania symulacji , który jest umieszczony w prawym górnym rogu okna programu. Do wstrzymania pracy służy przycisk lub ponownie można wcisnąć klawisz funkcyjny klawiatury F5.

Na rysunku 9 zaznaczony jest pasek narzędziowy boczny. Umieszczone są na nim ikony przyrządów wspomagających analizę sygnałów jak i również zadajniki stanów logicznych, czy generator napięcia o zadawanych parametrach. Do symulacji badania multiplekserów i demultiplekserów konieczne jest skorzystanie z dwóch przyrządów znajdujących się na pasku bocznym narzędziowym.

Pierwszym z nich jest Word Generator zobrazowany ikoną na pasku bocznym narzędziowym i zobrazowanym na rysunku 18a. Służy on do zadawania 32-bitowych słów binarnych.

Wartości słów generowanych można ustawiać w generatorze po dwukrotnym kliknięci na nim lewym przyciskiem myszki. Po ukazaniu się okna generatora zilustrowanego na rys. 18b można wybrać jeden z czterech rodzajów wpisywania znaków (heksadecymalny, dziesiętny, binarny oraz kod ASCII), który zostanie przetworzony na binarną postać wyjściową. W generatorze istnieje możliwość ustawienia częstotliwości generowania słów binarnych.

Rys. 18. Generator przebiegów logicznych Word Generator w programie Multisim: a) model generatora; b)okno dialogowe generatora

Drugi z przyrządów znajdującym się na bocznym pasku narzędziowym programu Multisim jest analizator stanów logicznych Logic Analyzer uruchamiany po kliknięciu na ikonę . Przyrząd ten posiada szesnaście 16 wejść służących do rejestracji sygnałów cyfrowych. Analizator logiczny przedstawiono na rysunku 19a. Otwierając okno dialogowe analizatora przedstawione na rysunku 19b możemy zaobserwować przebiegi cyfrowe przyłączone do jego wejść. W analizatorze tym możemy ustawić częstotliwość z jaka ma odczytywać informację cyfrową z wejść.

Rys. 19. Analizator stanów logicznych Logic Analyzer w programie Multisim: a) model analizatora; b)okno dialogowe analizatora logicznego

Przed połączeniami fizycznych bloków stanowiska można wpierw zbudować interesujący nas układ w komputerowym symulatorze układów elektronicznych Multisim 10 EW lub skorzystać z dołączonych na płycie CD podprogramów symulacyjnych, które zostały wykorzystane do przeprowadzania badań symulacji komputerowych w ramach poniżej przedstawionych ćwiczeń laboratoryjnych.

Po poprawnym zasymulowaniu badanego układu w programie MultiSim, można przystąpić do połączeń na stanowisku laboratoryjnym.

Taki tok postępowania zapobiega dokonywania na stanowisku laboratoryjnym wielu niepotrzebnych (często błędnych) typów połączeń.

5. Pytania kontrolne

 Jak wygląda symbol graficzny multipleksera i demultipleksera?  Jak działa multiplekser i demultiplekser?

 Jak można łączyć multipleksery i demultipleksery?

 W jaki sposób można realizować funkcję logiczne przy pomocy multiplekserów i demultiplekserów?

6. Przebieg ćwiczenia

Każdy podpunkt ćwiczenia można wykonać na stanowisku laboratoryjnym jak i w komputerowym programie symulacyjnym Multisim 10 EW, co umożliwia porównanie wyników symulacyjnych z wynikami pomiarów stanowiskowych.

Dla każdego podpunktu wykonywanego ćwiczenia należy sporządzić odpowiednia tabelę pomiarową, zapisać wyniki symulacji komputerowych w postaci zrzutów ekranowych, które później powinny być zawarte w sprawozdaniu z ćwiczenia. W przypadku projektowania układów kombinacyjnych należy tez dołączyć zapis sposobu rozwiązana danego zagadnienia logicznego.

UWAGA!!!

W przypadku doprowadzania stanu wysokiego H lub niskiego L do gniazdek wejść układów wyposażonych w trójpozycyjne przełączniki należy pamiętać aby były one ustawione w pozycji X. W innym wypadku może dojść do zwarcia, czego następstwem może być uszkodzenie stanowiska laboratoryjnego.

6.1. Badanie multipleksera szesnastokanałowego US1

W pierwszej części badania należy przeprowadzić symulację komputerową szesnastokanałowego multipleksera ‘150 oznaczonego symbolem US1 na stanowisku laboratoryjnym. Do tego celu można użyć plik symulacyjny badanie_US1.ms10.

W drugiej części badania należy zbadać odpowiedź multipleksera US1 na stanowisku laboratoryjnym, na zadane poprzez przełączniki trójpozycyjne kombinacje stanów na wejścia adresowe oraz strobowania. Zbadać transmisję danych z wybranych wejść informacyjnych na wyjście układu.

6.2. Badanie demultipleksera szesnastokanałowego US2

W pierwszej części badania należy przeprowadzić symulację komputerową szesnastokanałowego demultipleksera ‘154 oznaczonego symbolem US2 na stanowisku laboratoryjnym. Do tego celu można użyć plik symulacyjny badanie_US2.ms10.

W drugiej części badania należy zbadać odpowiedź demultipleksera US2 na stanowisku laboratoryjnym, na zadane poprzez przełączniki trójpozycyjne kombinacja stanów na wejścia adresowe oraz strobowania. Sprawdzić poprawność transmitowanych sygnałów na wyjścia demultipleksera.

6.3. Badanie multiplekserów czterokanałowych US3 i US5

Najpierw należy przeprowadzić symulację komputerową czterowejściowego multipleksera jakimi są układy US3 i US5 wykorzystując do tego celu plik symulacyjny badanie_US3_US5.ms10 w programie Multisim.

W drugiej części ćwiczenia należy sprawdzić poprawność transmisji przesyłanych danych z wejść danych na wyjście multipleksera US3 lub US5 na stanowisku laboratoryjnym doprowadzając odpowiednie stany logiczne do wejść multipleksera.

6.4. Badanie demultiplekserów czterokanałowych US4 i US6

W pierwszej części badania należy przeprowadzić symulację komputerową czterokanałowego demultipleksera US4 lub US6 w środowisku Multisim. Do tego celu można użyć plik symulacyjny badanie_US4_US6.ms10

Kolejno, na stanowisku laboratoryjnym należy zbadać poprawność działania układów US4 i US6 doprowadzając do ich wejść kombinację stanów logicznych wysokich H i niskich L.

6.5. Badanie łączenia multiplekserów

Zaprojektować, zasymulować w programie komputerowym Multisim oraz wykonać na stanowisku laboratoryjnym połączenie dwóch czterokanałowych multiplekserów US3 i US4 w jeden multiplekser ośmiokanałowy.

6.6. Badanie łączenia demultiplekserów

Zaprojektować, zasymulować w programie komputerowym Multisim oraz wykonać na stanowisku laboratoryjnym połączenie dwóch czterokanałowych demultiplekserów US4 i US6 tak aby stworzony układ realizował funkcję przełączania 8 na 1.

Przykład łączenia multiplekserów zawiera plik symulacyjny badanie_lacz_demux.ms10.

6.7. Badanie multipleksowego systemu transmisji danych

W pierwszej części należy przeprowadzić symulację komputerową multipleksowego systemu transmisji danych w programie Multisim. Układ systemu transmisji danych należy zbudować na szesnastokanałowym multiplekserze (‘150) i demultiplekserze (‘154). Do jednoczesnego adresowania wejść adresowych układów multipleksera i demultipleksera należy zastosować licznik mod 16 (np. ’93). Sprawdzić poprawność transmisji sygnałów cyfrowych. Do przeprowadzenia symulacji można wykorzystać plik symulacyjny o nazwie

badanie_MSTD.ms10.

Przy realizacji multipleksowego systemu transmisji danych na stanowisku laboratoryjnym należy wykorzystać układy US1, US2 oraz US7. Przewodami doprowadzić sygnały z wyjść licznika do odpowiednich wejść adresowych układów US1 i US2. Sprawdzić poprawność przesyłanych sygnałów.

6.8. Badanie multipleksera czterokanałowego zaprojektowanego z bramek logicznych

Plik symulacyjny badanie_bramki_stanowiska.ms10 zawiera wszystkie dostępne na stanowisku bramki logiczne.

W pierwszej części ćwiczenia należy zaprojektować prosty układ multipleksera czterokanałowego opartego na bloku bramek logicznych AND oraz bramek logicznych OR oraz wykonać jego symulację. Zaprojektowany multiplekser ma zawierać wejście strobujące. Przykład prostego czterowejściowego multipleksera zawarto w pliku symulacyjnym

badanie_mux4b.ms10.

Po dokonaniu symulacji komputerowej, zaprojektowany układ multipleksera należy połączyć realizować na stanowisku laboratoryjnym. Sprawdzić poprawność jego działania.

W drugiej części ćwiczenia należy wzbogacić zaprojektowany wcześniej multiplekser czterokanałowy o blok dekodera, który również ma być zbudowany z dostępnych bramek logicznych. Układ zasymulować po czym wykonać na stanowisku laboratoryjnym. Sprawdzić poprawność działania .

Przykładowy model symulacyjny multipleksera z blokiem dekodera przedstawia plik symulacyjny badanie_mux4b_d.ms10.

Po przeprowadzeniu obu części ćwiczenia należy dokonać porównania prostego multipleksera czterokanałowego z multiplekserem mającym blok dekodera. Wyniki porównania zapisać.

6.9. Badanie demultipleksera czterokanałowego zaprojektowanego z bramek

logicznych

Do wykonania tego podpunktu ćwiczenia pomocny jest plik symulacyjny

badanie_bramki_stanowiska.ms10 zawierający wszystkie dostępne na stanowisku bramki

W pierwszej części ćwiczenia należy zaprojektować i zasymulować prosty układ demultipleksera czterokanałowego opartego na bloku bramek logicznych AND. Układ ma posiadać wejście strobujące.

Przykład prostego czterowejściowego multipleksera zawarto w pliku symulacyjnym

badanie_demux4b.ms10.

Po dokonaniu symulacji komputerowej, zaprojektowany układ demultipleksera należy połączyć realizować na stanowisku laboratoryjnym. Sprawdzić poprawność jego działania.

W drugiej części ćwiczenia należy dodać blok dekodera do zaprojektowany wcześniej multiplekser czterokanałowy, który również ma być zbudowany z dostępnych bramek logicznych. Układ zasymulować po czym wykonać na stanowisku laboratoryjnym. Sprawdzić poprawność działania .

Przykładowy model symulacyjny multipleksera z blokiem dekodera przedstawia plik symulacyjny badanie_demux4b_d.ms10.

Po przeprowadzeniu obu części ćwiczenia należy dokonać porównania prostego demultipleksera czterokanałowego z demultiplekserem posiadającym blok dekodera. Wyniki porównania zapisać i dołączyć do sprawozdania.

6.10. Badanie układów kombinacyjnych z wykorzystaniem multiplekserów i

demultiplekserów

Rozwiązać zagadnienie logiczne podane przez prowadzącego ćwiczenia laboratoryjne. Następnie zaprojektować i wykonać układ kombinacyjny przedstawiający rozwiązanie zadanego zagadnienia logicznego. Sprawdzić poprawność działania układu.

7. Literatura.

[1] Filipkowski A.: „Układy elektroniczne analogowe i cyfrowe” WNT, Warszawa, 1995. [2] Dudek Z., Sosnowski J.: „Organizacja przesyłania informacji w systemach cyfrowych” Państwowe Wydawnictwo Naukowe, Warszawa, 1981.

[3] Wiesław Traczyk „Układy cyfrowe. Podstawy teoretyczne i metody syntezy” Państwowe Wydawnictwo Naukowe, Warszawa, 1987.

[4] „Elementy i układy elektroniczne. Projekt i laboratorium.” Praca zbiorowa pod redakcją Andrzeja Filipkowskiego, Oficyna wydawnicza Politechniki Warszawskiej, Warszawa 2007 [5] Sasal W.: „Układy scalone serii UCA64/UCY74. Parametry i zastosowania”