Statyczne i dynamiczne badanie przerzutników - ćwiczenie 2

Statyczne i dynamiczne badanie przerzutników - ćwiczenie 2

1. Cel ćwiczenia

 Zapoznanie się z podstawowymi strukturami przerzutników w wersji TTL realizowanymi przy wykorzystaniu bramek logicznych NAND oraz NOR

 Zapoznanie się z działaniem przerzutnika T (zwanego dwójką liczącą) jako dzielnika częstotliwości.

2. Wykaz przyrządów:

 zestaw laboratoryjny

(generator przebiegu prostokątnego + zasilacz + częstościomierz),

 oscyloskop 2-kanałowy z pamięcią,

 komputer z kartą pomiarową,

 płytka montażowa do badania układów scalonych, 3. Przedmiot badań

 UCY 7400 (cztery dwuwejściowe bramki NAND) – 1 szt.

 UCY 7402 (cztery dwuwejściowe bramki NOR) – 1 szt.

 UCY 7474 (dwa przerzutniki typu D z wejściami do ustawiania i zerowania) – 1 szt.

 UCY 7476 (dwa przerzutniki typu JK z wejściami do ustawiania i zerowania) – 1 szt.

4. Wprowadzenie

W ćwiczeniu pierwszym pt. „Badanie funktorów logicznych TTL” zajmowaliśmy się układami kombinacyjnymi - to znaczy takimi, w których stan sygnałów wyjściowych zależy w każdej chwili wyłącznie od bieżącego stanu sygnałów wejściowych. Natomiast przerzutniki są elementami zaliczanymi do grupy układów sekwencyjnych. W układach sekwencyjnych stan na wyjściu układu jest funkcją stanów wejściowych oraz stanów na wyjściu układu w poprzednich chwilach czasowych. W układach tych oprócz elementów logicznych (kombinacyjnych) występują elementy pamięciowe. W zależności od trybu pracy układy sekwencyjne możemy podzielić na asynchroniczne i synchroniczne. Układ asynchroniczny zmienia swój stan wyjść bezpośrednio po zmianie stanu wejść. W układach synchronicznych zmiana stanu wyjść odbywa się w chwilach wyznaczonych zmianą sygnału synchronizującego. Podział układów cyfrowych przedstawiono na rysunku 1.

Rys. 1. Podział układów cyfrowych

Układy Kombinacyjne

Asynchroniczne Synchroniczne Układy Sekwencyjne Układy Cyfrowe

0 1

0 1

Podstawowym elementem sekwencyjnym, który zapamiętuje jeden bit informacji jest układ nazywany przerzutnikiem. Przerzutnik jest układem o co najmniej dwóch wejściach i z reguły dwóch wyjściach. Wejścia mogą być:

 zegarowe CK (ang. Clock), zwane inaczej synchronizującymi albo wyzwalającymi,

 informacyjne,

 programujące.

Jeśli przerzutnik ma wejście synchronizujące, to jest nazywany przerzutnikiem synchronicznym, natomiast jeśli nie ma takiego wejścia – przerzutnikiem asynchronicznym. Przerzutnik synchroniczny reaguje na informację podawaną na wejścia informacyjne tylko w obecności impulsu zegarowego. Przerzutnik może być wyposażony w dwa wejścia programujące: ustawiające S (ang. Set) i zerujące R (ang. Reset) nazywane również Preset i Clear. Wejścia programujące są zawsze wejściami asynchronicznymi (niezależne od sygnału zegarowego).

Istnieje wiele typów przerzutników. Podstawowe to: RS, D i JK.

Działanie logiczne przerzutników najczęściej obrazuje się za pomocą tablicy stanów, w której przedstawione są stany na wejściach informacyjnych układu oraz odpowiadające im stany na wyjściu(ach) układu. Wyjścia przerzutników oznaczane są zazwyczaj symbolami Q i Q . W tablicy stanów zazwyczaj prezentuje się stan wyjścia Q pomijając wyjście Q , które jest jego negacją.

Większość przerzutników to przerzutniki synchroniczne. Wyjątek stanowi najprostszy przerzutnik nazywany asynchronicznym przerzutnikiem RS.

4.1. Symbole graficzne przerzutników w wersji TTL

Symbole graficzne przerzutników odzwierciedlają ich strukturę wewnętrzną. Jeżeli umieścimy wskaźnik negacji na wejściu przerzutnika to wejście jest aktywowane niskim poziomem logicznym (w symbolu graficznym należy umieścić okrąg przed nazwą wejścia rys 2.b).

Wejścia zegarowe (synchronizujące) oznaczone są poprzez trójkąt równoboczny. Niektóre przerzutniki są wyzwalane (aktywowane) przy zmianie sygnału na wejściu zegarowym;

wejście takie nazywamy wejściem dynamicznym. Mówimy wówczas o takim przerzutniku, że jest wyzwalany frontem (sygnału zegarowego):

 narastającym, gdy sygnał zmienia się z „0” na „1”

 opadającym, gdy sygnał zmienia się z „1” na „0”

Na rysunku 2 zebrano symbole graficzne oznaczające różne rodzaje wejść przerzutników.

Rys 2. a) wejście statyczne aktywowane wysokim poziomem logicznym;

b) wejście statyczne aktywowane niskim poziomem logicznym;

c) wejście dynamiczne aktywowane frontem narastającym sygnału zegarowego;

d) wejście dynamiczne aktywowane frontem opadającym sygnału zegarowego

4.2. Asynchroniczny przerzutnik RS

Przerzutnik ten składa się z dwóch odpowiednio połączonych ze sobą bramek. Do budowy tego przerzutnika można wykorzystać bramki NAND lub NOR. Przerzutnik ten ma dwa wejścia informacyjne/programujące R i S oraz dwa wyjścia Q i Q . Wejścia R i S są wejściami asynchronicznymi tzn. zmiana stanów wejściowych (chwila n-1) powoduje zmianę stanów na wyjściu (chwila n). Czas jaki upływa między chwilą n-1 i n wynika z czasu propagacji tp.

a) b) c) d)

R

S

Q

Q

R

S Q

Q

1 0 1 0 0

0 1 1 0 0 R_n-1 Sn-1 Qn-1

1 0 0 1 0 X

X X 0 1

Qn Qn

Reset Set Zabronoiny bez zmian bez zmian Opis 0

1 0 0 1

0 0 1 1

0 1 0 1 R_n-1 Sn-1 Qn

Qn-1

1 0 N

Rys. 3. Asynchroniczny przerzutnik RS zbudowany z bramek NOR:

a) schemat logiczny; b) symbol graficzny; c) tablica stanów

Rysunek 3a przedstawia schemat przerzutnika asynchronicznego RS zbudowanego z bramek NOR. Podanie stanu „1” na jedno z wejść informacyjnych (programujących) powoduje ustawienie na wyjściu odpowiadającej mu bramki stanu „0” (Suma dwóch sygnałów, z których co najmniej jeden jest równy „1” wynosi „1” a po zanegowaniu daje „0”

B A

NOR  ). Podanie stanu „1” na obydwa wejścia przerzutnika spowodowałoby wystąpienie stanów „0” na obydwu wyjściach, co jest niezgodne z założeniem, że w przerzutniku jedno wyjście jest negacją drugiego. Stan ten jest nazywany stanem niedozwolonym N. Podanie stanu „0” na obydwa wejścia daje możliwość określenia stanu wyjść w chwili n-tej wyłącznie na podstawie stanu wyjść w chwili n-1. Jest to stan w którym przerzutnik realizuje funkcję pamiętania sygnału poprzedniego. Na rysunkach 3b, 3c i 3d zamieszczono odpowiednio symbol graficzny asynchronicznego przerzutnika RS jego tablicę prawdy oraz jej wersję uproszczoną. Symbol X oznacza dowolny sygnał.

4.3. Synchroniczny przerzutnik RS

Synchroniczny przerzutnik RS różni się w swojej budowie od przerzutnika asynchronicznego dodatkowymi dwoma bramkami dołączonymi na wejścia układu. Jeżeli do budowy przerzutnika wykorzystamy funktory logiczne NOR, pierwsze dwie bramki pełnią funkcję negacji, gdy na wejściu CK jest utrzymany stan „0” lub na ich wyjściach utrzymywany jest stan „0”, gdy na wejściu CK jest stan „1”. W tym ostatnim przypadku stany na wyjściach przerzutnika zależeć będą od stanu poprzedniego. Przerzutnik ten można zbudować zarówno z bramek NOR, jak i NAND.

Rysunek 4a przedstawia schemat przerzutnika synchronicznego RS zbudowanego z bramek NOR. Na rysunkach 4b, 4c i 4d zamieszczono odpowiednio symbol graficzny synchronicznego przerzutnika RS, jego tablicę prawdy oraz jej uproszczoną wersję. W tablicy na rysunku 5c podkreślono stany stabilne, tzn. nie powodujące zmiany stanu wyjścia Q w

a) b)

R

S

Q

Q

CK R

S Q

Q CK

c) d)

0 0 0 1 1 0 1 1

0 0 0 1 0 0

0 0 0 1 CKn-1Qn-1

Rn-1Sn-1 0 0 0 0 0 0

1 1 0 1

0 1 0 1

0 1

N Qn-1

0 0 CKn-1

Rn-1Sn-1 0 0 0 0 0 0

0 Qn-1

1 Qn-1

Qn-1

Qn-1

Rys. 4. Synchroniczny przerzutnik RS zbudowany bramek NOR:

a) schemat logiczny; b) symbol graficzny; c) tablica stanów; d) uproszczona tablica stanów 4.4. Synchroniczny przerzutnik D

Modyfikując synchroniczny przerzutnik RS poprzez dodanie bramki NOT pomiędzy wejścia R i S otrzymamy przerzutnik typu D. Przerzutnik ten posiada jedno wejście informacyjne oznaczone literą D. Układ ten (w przypadku przerzutnika zbudowanego z bramek NOR) przepisuje informację z wejścia D na wyjście Q gdy wejście CK jest w stanie niskim. Jeżeli na wejście CK jest podany prostokątny sygnał zegarowy to przepisanie informacji z wejścia D na wyjście Q realizowane jest z opóźnieniem jednego impulsu taktującego. Nazwa przerzutnika pochodzi od pierwszej litery angielskiego słowa Delay (opóźnienie). Budowę przerzutnika, symbol graficzny oraz tabelę stanów podano na rysunku 5.

a) b) c)

D

Q

Q CK

D

Q Q CK

Rys. 5. Synchroniczny przerzutnik D zbudowany z bramek NOR:

a) schemat logiczny; b) symbol graficzny; c) tablica stanów

1 0 0

X 0 1 CKn-1 D_n-1 Q_n

Qn-1

0 1

4.5. Przerzutniki wyzwalane frontem sygnału zegarowego

W punktach 4.2 – 4.4 omówione zostały przykłady przerzutników wyzwalanych niskim poziomem logicznym. Wadą tego typu układów jest reagowanie na wszelkie zmiany na wejściu, w tym także na zakłócenia, gdy CK = 1. Można temu zapobiec przez skracanie czasu trwania impulsów zegarowych lub przez wyzwalanie przerzutnika frontem sygnału zegarowego. Tego typu układy, których przykładami są przedstawione poniżej przerzutniki D, JK oraz T, mają szersze zastosowanie praktyczne.

4.5.1 Przerzutnik typu D

Przerzutnik typu D ma wejście informacyjne D i wejście zegarowe C. Wyzwalanie tego przerzutnika odbywa się zboczem narastającym, tzn. w chwili gdy napięcie na wejściu zegarowym zmienia się z poziomu logicznego „0” na „1”, następuje przepisanie informacji z wejścia D na wyjście Q. Przerzutnik pozostaje w tym nowym stanie do czasu pojawienia się kolejnego zbocza narastającego na wejściu zegarowym. Symbol graficzny i tabela stanów logicznych dla przerzutnika D pokazane są na rysunku 6.

Rys. 6. Przerzutnik typu D 4.5.2 Przerzutnik typu JK

Przerzutnik typu JK ma dwa wejścia informacyjne J i K oraz wejście zegarowe C.

Wyzwalanie tego przerzutnika odbywa się frontem opadającym, tzn. w chwili gdy napięcie na wejściu zegarowym C zmienia się z poziomu logicznego „1” na „0”, następuje przepisanie informacji na wyjście Q. Przerzutnik pozostaje w tym stanie do czasu pojawienia się kolejnego zbocza opadającego na wejściu zegarowym. Symbol graficzny i tabela stanów logicznych dla przerzutnika JK pokazane są na rysunku 7.

Rys. 7. Przerzutnik typu JK

4.5.3 Przerzutnik typu T

Przerzutniki D i JK, po zastosowaniu dodatkowych połączeń, mogą też funkcjonować jako przerzutnik typu T, tzw. dwójka licząca. Dwójka licząca jest układem realizującym funkcję dzielnika częstotliwości przez 2 (lub inaczej licznika modulo 2). Przykłady realizacji przerzutnika T pokazano na rysunkach 8 i 9.

Rys. 8. Realizacja przerzutnika T na podstawie przerzutnika D

Rys. 9. Realizacja przerzutnika T na podstawie przerzutnika JK

Na podstawie analizy działania przerzutnika T można stwierdzić, że zmiana stanu przerzutnika na wyjściu Q występuje zawsze podczas narastającego zbocza sygnału zegarowego C (dla realizacji z wykorzystaniem przerzutnika D) oraz podczas opadającego zbocza sygnału zegarowego (dla realizacji z wykorzystaniem przerzutnika JK). Stąd wynika, że do uzyskania całego okresu przebiegu wyjściowego do wejścia C muszą być doprowadzone kolejne dwa impulsy.

5. Przebieg ćwiczenia

5.1. Badanie przerzutników wyzwalanych poziomem logicznym

a) wykorzystując płytkę montażową zbudować kolejno układy pomiarowe przerzutników według schematów ideowych przedstawionych w poniższych podrozdziałach,

b) podłączyć wyjścia przerzutnika do diod wskazujących poziom logiczny,

c) po sprawdzeniu poprawności zmontowanego układu podłączyć napięcie zasilania równe +5 V do odpowiednich zacisków wykorzystywanych układów scalonych. W celu wykorzystania diod LED do wskazywania stanów logicznych wyjść przerzutników, masę

napięcia zasilania połączyć również z zaciskiem GND znajdującym się na płytce montażowej,

d) na wejścia przerzutników (A i B) podawać stany logiczne „1” lub „0” zgodnie z tabelą prawdy odpowiednią dla danego układu.

5.1.1. Badanie asynchronicznego przerzutnika RS zbudowanego z bramek NAND

(A)

(B)

Q

Q

R

S Q

Q

0 1 0 1 1

1 0 0 1 1 An-1 Bn-1 Qn-1

X X X 0 1

Qn Qn Opis

0 0 1 1

0 1 0 1 Rn-1 Sn-1 Qn

Na podstawie przeprowadzonych obserwacji wypełnić tabelę prawdy, a następnie jej wersję uproszczoną, nadać nazwę wejściom badanego przerzutnika (R i S) i oznaczyć je na schemacie. Gdy na wejście R podany jest wysoki poziom logiczny, a na wejście S niski, wyjście Q przerzutnika powinno znajdować się w stanie niskim. W sytuacji odwrotnej (R =

„0”, S = „1”) wyjście powinno być ustawione w stanie wysokim. Rozważyć dwa przypadki:

1. obydwa wejścia w stanie wysokim i stan poprzedni na wyjściu niski,

2. obydwa wejścia w stanie wysokim i stan poprzedni na wyjściu również wysoki.

5.1.2. Badanie synchronicznego przerzutnika RS zbudowanego z bramek NAND (A)

(B)

Q

Q CK

R

S Q

Q CK

Tablica stanów logicznych Uproszczona tablica stanów logicznych

0 0 0 1 1 0 1 1

0 0 CKn-1Qn-1

An-1Bn-1 0 0 0 0 0 0

0 1

0 0 CKn-1

An-1Bn-1 0 0 0 0 0 0

Na podstawie przeprowadzonych obserwacji wypełnić tabelę prawdy, nadać nazwę wejściom badanego przerzutnika (R i S) i oznaczyć je na schemacie Zwrócić uwagę na negację wejść R i S. Gdy na wejście R podany jest niski poziom logiczny, a na wejście S wysoki, wyjście Q przerzutnika powinno znajdować się w stanie niskim. W sytuacji odwrotnej (R = „1”, S = „0”) wyjście powinno być ustawione w stanie wysokim. Na podstawie sporządzonej tabeli prawdy wypełnić uproszczoną tabele stanów logicznych.

5.1.3. Badanie synchronicznego przerzutnika D zbudowanego z bramek NAND

D

Q

Q CK

D

Q Q CK

1 1 0 0

CKn-1 Dn-1 Qn

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1 CKn-1 Dn-1 Qn-1

0 1 0 1 0 1 0 1

Qn

Podczas badania przerzutnika D ustawić wyjście przerzutnika w stanie niskim, następnie „zablokować” jego wyjście poprzez zmianę na wejściu CK sygnału z wysokiego na niski. Zmienić stan na wejściu D na wysoki, następnie na wejściu CK wywołać stan wysoki.

Ćwiczenie powtórzyć przy początkowym ustawieniu wejścia D w stanie wysokim.

5.2. Badanie przerzutnika T zbudowanego w oparciu o przerzutniki D i JK

a) wykorzystując płytkę montażową z układem UCY 6476 zbudować schemat pomiarowy do badania przerzutnika typu dwójka licząca (z przerzutnika JK) wg rys. 10

b) po sprawdzeniu poprawności montażu układu i podłączeniu zasilania Ucc=5V, przy pomocy oscyloskopu (lub komputera z kartą pomiarową) zaobserwować i zarejestrować najpierw przebiegi na wejściu zegarowym C i wyjściu Q a potem na wejściach J i K oraz wyjściu ~Q

c) dokonać pomiaru częstotliwości sygnałów na wejściu C i wyjściu Q

d) powtórzyć punkty a) - c) wykorzystując układ UCY 7474 do modyfikacji schematu pomiarowego z rys. 10 oraz zaobserwować i zarejestrować najpierw przebiegi na wejściu zegarowym C i wyjściu Q a potem na wejściu D oraz wyjściu ~Q

e) w celu zarejestrowania uzyskanych przebiegów, przy pomocy oscyloskopu, należy skopiować lokalnie na pulpit katalog RIGOL z dysku Z:/ i uruchomić program osceap.exe w nim się znajdujący.

f) w celu zarejestrowania uzyskanych przebiegów, przy pomocy komputera z kartą pomiarową, należy skopiować lokalnie na pulpit program pom_cyf5.exe z dysku Z:/

i uruchomić go.

Rys. 10. Schemat pomiarowy do badania przerzutnika typu dwójka licząca

6. Sprawozdanie z przebiegu ćwiczenia

Na podstawie przeprowadzonych obserwacji i pomiarów należy przygotować sprawozdanie, które powinno zawierać:

 schematy zrealizowanych na zajęciach przerzutników z oznaczonymi wejściami,

 wypełnioną tabelę prawdy dla przerzutników RS i D, oraz jej wersję uproszczoną,

 wnioski dotyczące działania przerzutników,

 schematy zrealizowanych na zajęciach przerzutników T,

 przebiegi sygnałów na wejściach i wyjściach obu badanych układów (w kolejności: C, J, K, Q i ~Q oraz C, D, Q i ~Q),

 wyniki pomiarów częstotliwości,

 analizę pracy przerzutnika T oraz wnioski końcowe.

Generator sygnału

TTL

C

Q

C

Q

Oscyloskop/

komputer z kartą pom.

C

Q

Dwójka licząca