Sposoby podłączania przetworników cyfrowo-analogowych i analogowo-cyfrowych do systemu mikroprocesorowego Intel 8080

Z E SZ YT Y N A UK OW E POLITECHNIKI Ś L ĄS KI EJ 1983

Seria: IN FO R M A T Y K A z. 5 Nr kol. 759

W i e s ł a w KNYSZYŃSKI

SP OS OB Y PO DŁ ĄC ZA NI A P R Z E T W OR NI KÓ W CY FR O W O - A N A L O G O W Y C H I A N A L O G O W O - C Y F R O W Y C H 00 S Y S T E M U M I K R O P R O C E S O R O W E G O INTEL 8080

Streszczenie. Cele m n i n i ej sz eg o arty ku łu Jest pr ze ds ta wi en ie w y ­ maga ń st aw ia ny ch pr ze tw or ni ko m A / C i C/A p r z e z n ac zo ny m do w s p ó ł p r a ­ cy z s y st em em mi kr o p r o c e s o r o w y m oraz sp os ob ów podł ęc za ni a ich do tego systemu. Ooko pr zy k ł a d ó w utyt o mo n o l i t y c z n y c h k o n w e r t e r ó w A/C i C/A p r o d u k ow an yc h przez firmy B U R R - B R O W N oraz T E L E D Y N E SE MICON- D U CT OR w pełni k o m p at yb il ny ch z sy stemem m i k r o p r o c e s o r o w y m Intel 8080.

1. Wp r o w a d z a n i e

Po ja wi en ia się mi kr o p r o c e s o r ó w st warza m o żl iw oś ć z a s t o s o w a n i a ich w komput er ow yc h układach automatyki, ze wz gl ęd u na ich niaki koszt, a J e d­

n ocześnie m o żl iw oś ć tworzenia d o ś ć złoż on yc h a l g o r y t m ó w sterowania. W y ­ stępow an ie s y g n ał ów a n a l og ow yc h w proc es ac h cl ęg ły ch zm us za d o z a s t o s o w a ­ nia uk ła dó w a n a l og ow o- cy fr ow ych (a/C) k o nw er tu ję cy ch a y g n a ł y an al og ow e na postać c y f r e w ę , które do pi er o w tej po staci mogę być p r ze tw ar za na przez system mi kr op ro ce so ro wy . I n fo rm ac ja po p r z e t w or ze ni u ma ch a r a k t e r cy frowy i najczęściej po no wn ie m u s i być konw er to wa na na s y gn ał analogowy (ze wzglę­

du na e l em en ty w y ko na wc ze ), co realizuję uk ła dy cy fr o w o - a n a l o g o w e (c/a).

2. Po de ta wo we wy ma g a n i a stawiane p r z e t w or ni ko m A/ C 1 C/A

Sp oś ró d wi e l u typów p r z e t w o r n i k ó w an al og ow o - c y f r o w y c h w ko mp uterowych u k ładach a u to ma ty ki znal az ły za st os o w a n i e głównie prze tw or ni ki k o m p e n s a ­ cyjne (z ko mp ensację wegowę) oraz in te gr ac yj ne (z p o dw ój ny m i poczwó rn ym całkowaniem). Ie totnę cechę p r z e t w o r n i k ó w kompen sa cy jn yc h, w a g o w y c h Jest duża szybkość dzia ła ni a w stos un ku do in te gr ac yj ny ch , co ma znaczenie przy wy ko rz ys ty wa ni u ich do sterowania. Natomiast prze tw or ni ki inte gr ac yj ne ch ar ak te ry zu ję się dużo wi ęk sz ę d o k ł a d n o ś c l ę oraz odpo rn oś cl ę na z a k ł ó c e ­ nia w st osunku do kompensacyjnych.

Ni ez al eż ni e od k o n f ig ur ac ji połę cz eó z systemem mi kr o p r o c e s o r o w y m prze­

tworniki A / C obok w e jś ci a a n a l og ow eg o 1 n - b l t o w e g o słowa w y j ś c i o w e g o m u ­ szę po siadać w e j ś c i a sy gnału S T A R T i n ic ju ję ce go pr ze t w a r z a n i e oraz G O T Ó W lnform uj ęc eg o o Jego zakończeniu. Ty lk o niek tó ra po sl ad aj ę d o d a t k o w o w e j ­

ście sygnału PR ZE PE ŁN IE NI E sygn ol iz uj gc eg o przekr oc ze ni a za kroeu po m i a r o ­ wego, dete kt or pola ry za cj i napięcia we jś c i o w e g o (w przypadku gdy zakres p o mi ar ow y rozcięga się na napięcia d o d a tn ie i ujemne) oraz Z A D Ę T Y infor­

muj ęcy o trwaniu przetwarzania. Pr ze detawia to rys. 1.

WEJSC/A

w ej. a n a lo g .

START

A /C

WYJŚCIA

P R Z E P E Ł N I E N I E

POLARYZACJA GOTOW

Z A J Ę T Y

- 1

-Z

bin arn e stowo wyj.

binarne stowo

w eg.

Rya. 1. S y g n a ł y w e jś ci ow e i w y j ś c i o w o p r z e t w o r n i k ó w A / C 1 C/A

Prze tw or ni ki cy fr ow o- an al og ow e musz ę po siadać tylko n-bitowo, binarne słow o we jś c i o w e oraz wy jście analogowa. Żadne inne sy gn ał y nie oę wyciąga­

ne. P r ze tw or ni ki podłęczone do sy st em u mi kr op r o c e s o r o w e g o Intel 80 80 po­

w i n n y mieć 8- bitowo słowa binarne ze w z gl ęd u na 8- bl to wę m a g i s t r a l ę da­

nych tego systemu.

W ar ty ku le og ra n i c z y m y się Jedynie do pr ze t w o r n i k ó w 8- bi towych, aczkol­

wiek mo żl iw e Jeet podł ęe za nl e k o n w er te ró w o wi ększej rozdzielczości.

Sp osoby podł ąc za ni a p r z e t w or ni kó w cy fr ow o- an al og ow ych .. 129

3. S p o o o b y po dł ączania p r z e t w or ni kó w A / C 1 C / A do sy stemu m i k r o p r o c e s o r o ­ w e g o Intel 80B0

W y r ó żn ia się nast ęp uj ąc e sp os ob y w s p ó ł p r a c y pr ze t w o r n i k ó w z systemem m i k r o p r o c e s o r o w y m :

1) J e dn os tk i a d re so wa ne Jak komórki pomięci, 2) J e dn os tk i pracujęco Jako u r zę dz en ia zewnętrzne:

a) ge ne ru ję ce przerw an ia (prace start/stop, tylko p r ze tw or ni ki A/C), b) nie generu ję ce p r z e rw ań (praca cięgła).

3.1. J e dn os tk i a d re so wa ne jak komórki pamięci

S c hemat bl ok ow y uk ła du pr ze d s t a w i a j ę c y ten typ w s pó łp ra cy pokazany Jest na rys. 2. Chcęc przesłać dane do p r ze tw or ni ka C/A, k o rz ys ta my z rozkezu

Rys. 2. Schemet bl okowy podł ęc ze nl a p r z e t w or ni kó w jako komórek pamięci

STA z ad re se m p r ze tw or ni ka (zapisanym w d r ug im 1 trzecim bajcie i n st ru k­

cji) będż też z rozkezu KO V M, r (adres prze tw or ni ka w rejestrach H i L, a wartość, która ma być przesłano w do wo ln ym innym rejestrze) lub MVI M, < B 2 > (znaczenie N jak poprzednio, a bezp oś re dn ia wa rt oś ć zapisana jest w d r ug im bajcie instrukcji). Po z d ek od ow en lu ad re su pr ze tw or ni ka in­

formacja z m a gi st ra li d a ny ch Jest p r ze pi sy wa na do bufora we jś c i o w e g o (ko­

niec cyklu zapiou) i na st ęp uj e konwersja.

W pr zy pa dk u prze tw or ni ka A / C k o rz ys ta my z ro zkesów LDA lub M O V r, M, przy czym po zdek od ow en lu ad re su Jest g e n e r o w a n y sy gn ał ST AR T oraz mo ż l i ­ wy Jest p r z e p ł y w d a ny ch z p r ze tw or ni ka przez bufor w y j ś c i o w y na m a g i s t r a ­ lę danych. Wy jście G O T Ó W po dł ę c z o n e Jest do we j ś c i a REAOY procesora; j e ­ żeli przetw ar za ni e trwa dłużej niż okres zegara (okres zegara w y no si 500 ns przy cz ęs to tl iw oś ci 2 M H z ) , proc es or wchodzi w stan W A I T aż do chwili,

gdy na llnll RE AD Y pojawi elę po zi om w y s o k i 1 w t e d y dane zostanę pobrane do procesora, a tym samym z a ko ńc zy się cykl odczytu. W przypadku, gdy pr ze tw or ni k' ni e Jest a d re so wa ny (adresowana Jest Inna komórka pamięci), bufor w y j ś c i o w y se pa ru je pr ze tw or ni k od ma gi st ra li danych.

8080A

HA G ADRESOWA

O

8228

/*- MAG DANYCH

°2—

BI

wyj sei a analogowe

u l w M M i A p - A H ¿ ł _

HP 10

R Z S Z r

0 U T 1 0 U T 2 A H —

I Ż

H C M R D 8 P -A B 1 A * 'A 1 S

M P20 ^{R E S Z T}

R Z Ą D Y D B IN

m i s

=>

Twtjscta analogowe

Rys. 3. Układ p o ł ę cz eń p r z e t w o r n i k ó w M P 10 1 M P 20 z sy st em om mi kr o p r o c e ­ so rowym Intel 8080

P r z e tw or ni ka mi pr ze zn a c z o n y m i do togo typu w s p ó ł p r a c y z sy stemem Intel 80 80 eę m o n o l i t y c z n e uk ła dy M P 10 C / A oraz M P 20 A/C. S p o s ó b podłęczenla p o ka za ny Jest na rys. 3. Pr ze tw or ni k M P 10 za wiera dwa pr ze tw o r n i k i C/A, dwa bufory w e j ś c i o w e oraz de ko de r adresu, tak w i ę c nie w y m a g a dodatkowych elementów. Wy pr o w a d z e n i a B2 1 B3 służę do ustalenia a d re su tej Jednostki (podłęczane eę sp rz ęt ow o do m a s y lub napięcia z a s i l a j ę c e g o ) . Przetwornik M P 20 zawiera Je d e n pr ze tw or ni k A / C oraz 16 kluczy a n a l o g o w y c h , dzięki któ­

rym możn a do ko n y w a ć p o mi ar ów szes na st u napięć J e d n o b i e g u n o w o (wspólna ma­

sa w s z y s t k i c h s y g n a ł ó w mierzonych) lub osie m dw u b i e g u n o w o (mierzone syg- ne ły aę rozdzielone).

Ponadto posiada de ko de r a d re só w oraz trój st an ow y bufor wyjści ow y, za­

tem także nie w y m a g a do da t k o w y c h elementów. S y gn ał S T A R T w tym przypadku nie Jest w y p r o w a d z a n y na zewnętrz (istnieje po łę cz en ie w e w n ę t r z pr zetwor­

nika), natomiast sygnałem G O T Ó W Jest sy gn ał READY. W y p r o w a d z e n i a a3. ..aP służę do us ta le ni a ad resu Je dn o s t k i (adres us ta la się sprzętowo, podobnie Jak w M P 10). Linie adre so we A 0 ... A 3 podaję numer w e j ś c i a analogowe­

go, na którym a k tu al ni e następuje pomiar.

O e ż e l l po łę cz ym y d w a wy jś ci a a n al og ow e uk ła du M P 10 z dwoma wejściami a n a l og ow ym i uk ładu M P 20, to w p i s u j ę c d o p r ze tw or ni ka C / A do wo ln ę liczbę bi narnę (zawertę np. w rejestrach H 1 L ) , a n a st ęp ni e o d cz yt uj ęc wartość przetworzorię z odpo wi ed ni ch (określonych adresami) k a na łó w u k ła du A / C do

S p os ob y p o d ł ąc za ni a p r z e t w or ni kó w cyfrowo-analogowych. 131

r e jestru D 1 E, to za wa r t o ś ć r e je st ró w H i D oraz reje st ró w L I E p o winna być teka same (różnica noże wyst ąp ić co najwyżej no najmniej zna­

c z ących bitach, co zwlę za ne Jeet z d o p u sz cz al ny mi w tych uk ładach błędami przetwarzania). Program, który realizuje po wyższe za ło że ni e, je st na st ęp u­

jący:

M V I A, 8 0 H i ln icjellzocja STA ADRE S 0 j el em en tu M P 10

S H L D AD RE S 1| zała do wa ni e obu p r z e t w o r n i k ó w C/A

L D A AD RE S 2 ; odczyt pierwszej w a r t o ś c i z elementu M P 20 M 0 V D, A j umie sz cz en ie danej w rejestrze D

LD A A D R E S 3 j odczyt drugiaj w a rt oś ci z elementu M P 20 M 0 V E, A ; um ie sz c z e n i e danej w rejestrze E

RET gdzie

ADRE S 0 - adres in ic j a l l z a c j l e l e m en tu M P 10, A D R E S 1 - ad re s pi er ws ze go prze tw or ni ka C/A,

AD R E S 2 - adre s ka nału uk ła du M P 20, z kt ór ym po łę c z o n y jest pi erwszy pr ze t w o r n i k układu M P 10,

ADRE S 3 - ad re s kanału u k ła du M P 20, z kt órym p o łę cz on y jest drug i pr z e tw or ni k układu M P 10.

Z a l e t ę podł ęc za nl a p r z e t w o r n i k ó w do systemu m i k r o p r o c e s o r o w e g o Jako ko­

móre k pa mięci Jest mo żl i w o ś ć łatwego progra mo wa ni a tych J e dn os te k oraz ko­

rzystania z wi el u r o zk az ów w y m i a n y inform ac ji z pamlęclę, co da je dużę sw ob od ę w pr ogramowaniu. Wa dę natomiast Jest to, że p r z y takim podłęcze- niu p r ze st rz eń ad resowa nie Jeet ci ęg ła (np. jeżeli a d r e s y przetw or ni kó w sę m i ę d z y dwom a o b sz ar am i pa mi ęc i typu RAM, to wówczas, przy w p ro wa dz an iu pr og ra mu do tej pa mi ęc i może się zdarzyć, że z o s t an ie w p r o w a d z o n y w ob­

szar a d r e s ó w pr z e z n a c z o n y c h dla pr ze tw or ni kó w, co w ef ekcie będzie prowa­

dzić do błędów). Ponadto w pr zy p a d k u od cz yt u da ny ch z pr ze twornika A/C pr oc es or bę dz ie w st an ie W A I T przez dość z n ac zn y okres czasu, np. dla pr ze tw o r n i k a M P 2 0 czas pr ze tw ar za ni a w y n o s i od 2 0 p o . d o 2 0 0 p o , pod­

czas gd y na jd łu żs za instru kc ja (l8 cy kl i zegarowych) Jest w y ko ny wa na przez 9 p o (najkrótsza - 2 p o ) . Tak wi ęc pr oc es or nie bę dz ie w tym przypadku ef ek ty wn ie wykorzystany.

3.2. J e d n o s t k i p o dł ąc za ne lako urządz en ia we / w y

Uk ł a d y a n al og ow e mogę być po dł ę c z a n e do systemu mi kr op r o c e s o r o w e g o ja­

ko u r zę dz en ia zewnętrzne.

Sc he ma t b l ok ow y takiej ko n f i g u r a c j i po ka za ny Jest na rys. 4.

Ko nc ep cj a po dł ę c z e n l a p r ze tw or ni ka C / A (jako ur zę dz en ia wyjścia) nie­

wi el e różni się od rozwięzenia, w kt órym p o dł ęc zo ny był Jako komórko pa­

mięci. Ró żn ic a w y s t ę p u j e tylko w bu dowle de ko de ra adresu, do którego do­

pr ow ad zo ne sę inne sy gn ał y ster uj ęc o oraz w y k o r z y s t u j e eię tylko Jeden

8080A

inr C

C

/ S

NA 6. A b * e s c * A

OEkODEN BUFON

A o t u

ltL * K C Y J * e < 0 Y /E J.

C/A

f ^HA 6. ^{DANYCH U ---- ^}

8228

o :

£ Ma 6 . srcAovtANiA }

06*00 EN BUFON

KOOO

SE i 6 kCYJAtCO W Y J

T T A/C

¿MiOOOWE

Rys, 4. Schemat bl ok ow y podł ąc ze ni a pr ze t w o r n i k ó w Ja ko ur zą dz eń z e w n ę t r z ­ nych

PRACA START-STOP PRACA CIĄGŁA

M I T ¡ A T I C O W V tA S m /Y

(m*r)

iusy

D A T A V A C /D (t> A H C W A Z .1t )

O lÓ I T S O U T (w y j ś c i a c r e n o w e )

r«>*» £S£L'

x

¿ H I A NA DANYCH

M ± - ac,Mt

V

ZM IANA DANYCH

PONOWNY sr**r 2.6/4*

Rys, 5. Przebiegi cz as ow e pr ze twornika A/ C serii 8700 firmy T E LE DY NE SE­

MI CONOUCTOR

Sp osoby pod ł ąc za ni a p r ze tw or ni kó w cy fr ow o- an al og ow ych .. 133

bojt ma gi st ra li a d r e s ó w bardziej lub mniej znaczący, podczas gdy po p r z e d ­ nio wy ko rz y s t y w a n e były oba bajty.

W przypadku prze tw or ni ka A / C Istotną różnicą w stosunku do p o pr ze dn ie­

go rozwiązania Jest Inne w y k o r z y s t a n i e sygnału G O T Ó W podłączone nie do we jścia READY, ale do wejścia INT. Dzięki temu, po przesł an iu do p r z e ­ twornika s e kw en cj i inicjującej (generowany Jest wó wc za s sy gn ał START), pr oc es or może pr zejść do realizacji innego programu nie czeka*Jęc na za­

kończenie konwersji. Gdy konwersja zostanie za ko ńc zo na , w y g e n e r o w a n y zo­

stanie sy gn ał GOTÓW, a po ni ew aż po dł ą c z o n y Jest on do we jś ci a INT, to w przypadku od bl o k o w a n e g o układu pr ze rw ań pr ocesor przejdzie do programu o b ­ sługi tego pr ze twornika (który p o dł ąc zo ny Jest Jako ur zą dz en ie wejścia).

P i er ws zy mi instrukcjami w programie obsługi muszą być Instrukcje z a ­ chow uj ąc e na stosie za wa rt oś ci w s z y s t k i c h rejestrów roboczych oraz reje s­

tru ws ka źn ik ów , os tatnie natomiast musz ą pobierać dane ze stosu do reje s­

trów, A więc, m i m o że pr ocesor nie czeka na zakończenie konwersji, to bę­

dzie m u si ał wy ko na ć kilka do da t k o w y c h instrukcji. Oak wida ć op ro g r a m o w a ­ nie w tym przy pa dk u jest niec o bardziej złożone,

Oe dy ny mi in st ru kc ja mi u m oż li wi aj ąc ym i wy mi an ę inform ac ji z u r z ą d z e n i a ­ mi we / w y są in st ru kc je IN i OUT, w których w d r ug im bajcie podaje się a- dros ur zą dz en ia z e wn ęt rz ne go (dane są prze ka zy wa ne przez akumulator). Przy­

kładem takiego podłączenia może być prze tw or ni k an al o g o w o - c y f r o w y serii 8700 firmy T E LE DY NE SE MI CO ND UC TO R, którego prze bi eg i czasowe poka za no n8 rys. 5. S y g n a ł e m S T A R T Jest sy gn ał IN IT IA TE CONVERSION, G O T Ó W natomiast na ra st aj ąc e zbocze sygnału DA TA VALID. Oeżell sygnał INIT.CONV. na stałe po dł ąc zo ny Jest do w y so ki eg o po zi om u logicznego, to wó wczas ko lejny cykl konwersji jest rozp oc zy na ny po czasie około 2,5 ^us od za ko ńczenia poprze­

dn ie go cyklu. Układ w s p ó ł p r a c y tego prze tw or ni ka z systemem m i k r o p r o c e s o ­ rowym jest po kazany na rys. 6.

Po wł ąc z e n i u na pięcia z a s i l a j ą c e g o n a le ży zain ic jo wa ć pracę uk ła du sek­

wencją rozkazów:

LDA <f> 1H;

OUT jZSFFH;

Dz ię ki niej zost an ie w y g e n e r o w e n y sygnał ST A R T i po około 300 ns, roz­

pocznie się konwersja. Po jej zako ńc ze ni u na ra st aj ąc e zb oc ze sygnału DATA VA LI D pr ze pi sz e dane z prze tw or ni ka do rejestru bufora (element S212) oraz spowoduje ustawi en ie pr ze rzutnika GOTÓW. Oedynka na w y jś ci u tego przerzu- tnlka spowoduje wy ze r o w a n i e p r ze rz ut ni ka S T A R T (który aż do tej chwili Jest zapalony), aby nie nastąpiła kolejna konwersja i inicjuje przerwanie.

Oe żell od bl o k o w a n y Jest układ przerwań, to pr ocesor przejdzie do p o d p r o ­ gramu obsługi tego urządzenia, który może być następujący:

A A A

2 1

MAG. DANYCH

Rys. 6. Układ połączenie przetwornika A / C aerii 8700 z nikroprocasorea Intel 8080

Sp os ob y podłączanie p r z e t w or ni kó w cyfrowo- an al og ow ych .. 135

PUSH PSW; zapa mi ęt an ie akum ul at or a i w s k a ź n i k ó w PUSH B ; zapa mi ęt an ie

PUSH D i rejestrów PUSH H ; roboczych

IN 0 F F H ; po br an ie danej po ko nw er sj i I w ł aś ci wy

; ; program obsługi POP H ; od tw orzenie POP D ; za pa mi ęt an yc h POP B 5 po pr ze dn io POP PSW ; danych RET

Po po braniu danej do procesora rozkazem IN n a st ęp uj e wy ze r o w a n i e syg­

nału G O T Ó W (nie ma Już sygnału przerwania) oraz zapa le ni e pr ze rzutnika START, czyli następuje ko l e j n y cykl przetwarzania.

' P * A 7 MAG. ADRESOWA

H

MAG. O AHY tH

/ / o / i M A G . S T E R O ty A N /A

5

g o t ó w

D S2

DBp^DB7

8212

051 STB o4

D 1

02

D i

Di o s o s

09

DATA

Î >

Î >

i>

0<t> VALID 0 1

0 2 W/T.

Di CONY.

Di/

OS WED.

DS ANALOG.

0 7

S T A R T

9 7 0 0

Rys. 7. Układ prac y prze tw or ni ka A / C serii 87 00 Jako urzędzenia z e w n ę t r z ­ nego nie ge ne ru j ę c e g o przerwań

Wa dę tego rozwlęzania Jest ba rd zo częste ge ne ro wa ni e sygnału p r z e r w a ­ nie (po każdym cyklu konwersji, czyli co 1.25 ms). Problem ten nie w y s t ę ­ puje w układzie na rye. 7. W tym pr zy pa dk u sy gn ał S T A R T Jest stale na po-

złomie logicznej Jedynki. Po każdym cyklu konwersji następuje przepisanie danych z prze tw or ni ka do bufora, po czym po czasie okoł o 2.5 f i a następuje kolejny cykl konwersji. W nonsncle pobier an ia d a ny ch z bufora do p r oc es o­

ra b l ok ow an y Jest sy gn ał wp i s u da ny ch z przetwornika, a b y nie dopuścić do przekłamań, ktśre w tym mome nc ie m o gł yb y występie.

Oak widać, w tym przy pa dk u można po bi9rać dane w d o wo ln yc h odstępach czasu (nie krótszych J e dn ak od sumy: czasu konwersji i czasu st ar tu ko­

le jnego cyklu) okre śl an yc h np, przez zegar czasu rzeczywistego. Układ nie g e n e r u j ę c y pr zerwań Jest Je dnym z na jl epszych sp osobów po dł ęc za nl e pr ze­

twor ni kó w A/ C do systemu mikroproce so ro we go, bowiem nie po woduje n i ec ią g­

łości psmięci (ponieważ Jest a d re so wa ny Jako ur zą dz en ie zewnętrzne) , nie w y ma ga iniejs li zs ej i ani zł oż on yc h podp ro gr am ów obsługi. Wadą Jest ko­

nieczność istnienia zegara, ale tego typu układ musi z kolei w c h o dz ić w skład każdego systemu pr ze zn ac zo ne go do sterowania w czasie rzeczywistym,

4. Kompresja danych

W przypadku podł ąc ze ni a pr ze tw or ni ka A/C Jako urządzania zewn ęt rz ne go z generacją p r ze rw ań w y n i k n ą ł problśm dość cz ęstego pojawiania się sy gn a­

łu przerw an ia (a Jedn oc ze śn ie dużej Ilości danych). Cz ęś ci ow ym rozwlęza- miam tego prob le mu Jest układ pokazany na rys. 8. Do konuje on po r ó w n y w a ­ nia pr ze tw or zo ny ch w a r t oś ci w kolejnych cyklach konwersji. W przypadku, gdy wa rtości te nie różnią się m i ę d z y sobą, to sy gn ał przerwania nie jest g e n e r o w a n y (choć po każdym cyklu pr zetwarzania aktualna w a rt oś ć z pr ze­

twornika jest pr ze pi sy wa na do re jestru bufora), w przy pa dk u gdy różnią się na co najmniej je dnym bicie, wó w c z a s g e ne ro wa ny Jest sygnał INT. Po pobr an iu d a ny ch z bufora do procesora następuje pr ze pi sa ni e ostatnio pr ze­

tworzonej w a r t o ś c i do rejestrów 74175 (zapamiętanie nowej wartości) oraz w y ze r o w a n i e sygnału INT. Oak widać, układ ten zapobiega p r z e sy ła ni u do p rocasora zbędnych danych o jedn ak ow yc h wa rt ościach, których w y s t ęp ow an ie Jest z j aw is ki em dość częstym.

Oa żeli znam y pr ze d z i a ł wartości, w którym może zm ie ni ać się dana o d ­ czyt yw an a z przetwornika, to wó wczas mo że my bardzo zn acznie ograni cz yć i- lość gene ro wa ny ch przerwań, s tym samym ilości da ny ch przesyłanych do p r o­

cesora. Z a g a d n i e n i e to wyst ęp uj e np. w sterowaniu te mp er at ur ą w o d y w zbiorniku, przy czym temperatura może się zm ieniać tylko w określonych granicach. Zn aj ąc w a rt oś ci na pi ęć u z ys ki wa ny ch z cz u j n i k ó w pomi ar ow yc h w przy pa dk ac h gr an icznych, m o że my zn aleźć re pr ezentację cyfrową tych na­

pięć , a wó wczas znam y prze dz ia ł wartości, w którym może zmieniać się w a r ­ tość cyfrowa uzyskiwana z przetwornika. Układ r e a l iz uj ąc y tego typu k o m ­ presję d a ny ch p o k a z a n y Jest na rys. 9. Do rejestru A w p i s u j e m y doln a o- graniczenle, do rejestru S górne. W ka żd ym cyklu nastęf>uja porównanie (w el em en ta ch 85) aktualnej w a r t o ś c i przetworzonej 1 obu ograniczeń, Tyl-

OB<t> -¿-OBI

S p o ą o b y po dł ączania p r z e t w or ni kó w cy fr owo-analogowych... 137

DS1 OS 2 STB

D B 0 0 0

0 8 1 D 1

DBŻ 0 2

DB3 0 3

OBO 04

DBS 05

DB6 0 6

O B I 8 2 i2 D l MD

DATA 0 0 WALIO D1 0 7

INIT.

0 0 CONV.

OS WfJ.

Ob ANALOG.

O l 8 1 0 0

Q C P

a 0

14115 D

n D

Ry9, 8. Układ kocnpreejl d a n y c h netodę poró wn yw an ia w a r t oś ci w ko le jn yc h cy klach konwersji

A<t>

*

<P

*

o A 1

d s t a r t p r z e t w. 1 Z A P I S d o A

* Z A P I S D O B X O D C Z Y T DANYCH

r O

t-STAH DOWOLNY

7 * 8 5 A?D A *0

A < P

7485

- H

“7—A4

A S A 6 A l

O M D S O t01

7 * 8 5 B?D

B S D

B<D

7415 'a*

A S O t B IDA k iOS D l

t f

&Z1Z \

&

5Ś2 MD 557 STB

O

Q

o

C

7*575

B

1*175

C

a o o

o i

0 o O B o0

7**75

o t D i

0 2 W. A

D i 0 * 8 7 0 0

OS I.C

D t D l D.V.

_cfl0

- P S i

—O BZ

-0 83

OB*

D B S - D B A

- OB7

AZ+A7

Rys. 9. Układ kompresji d a n y c h z zada ny mi ograni cz en ia mi

Sp osoby podłączania p r z e t w or ni kó w cy fr ow o-analogowych. 139

ko w przypadku przekr oc ze ni a kt ór eg ok ol wi ek z tych ograni cz eń generowany Jest sygnał INT 1 w s t r z y m y w a n y Jest ko lejny cykl konwersji.

Po po br an iu danych z e r o w a n y Jeet sygnał INT, ale start przetwornika nie następuje. Konieczno Jest sekwencja inlcjujęcas

LDA 0 1 H ; OU T 0 FC H!

Poni ew aż układ poró wn uj ąc y Jest uk ła de m kombinacyjnym, więc sygnał INT st ro bo wa ny Jest sy gn ał em G O T Ó W przetwornika, gd yż w czasie zmiany danych mo g ł y b y w y s t ę p i e błędno, wy s o k i e etany logiczne na linii INT świadczące o przerwaniu.

Układ Jest do ść uniwersalny, p o ni ew aż umożliwia programowę zmianę za­

w a rt oś ci re je st ró w ograniczeń, dość znacznie ogranicza liczbę danych prze­

sy ła ny ch do procesora, a J e dn oc ze śn ie w sposób cięgły kontroluje proces,

5. Zako ńc ze ni e

W artykule po ka za no u k ła dy w s p ó ł p r a c y pr ze t w o r n i k ó w z systemem mikro­

pr oc es o r o w y m Intel 8080, pr ze de ta wl aj ęc J e dn oc ze śn ie w a d y i zalety każde­

go ze s p o s ob ów podłęczeń. Pozwoli to pr oj ek tu ję cy o u k ła dy analogowe na wy br an ie o p t y ma ln eg o rozwiązania. Na le ży po dk re śl ić raz Jeszcze, że ogra­

ni cz on o się tylko d o p r z e t w or ni kó w 8-bitowych. W pr zy pa dk u konieczności z a st os ow an ia ko nw e r t e r ó w o wi ększej ro zd zi el cz oś ci (10 lub 12 b i t ó w ) , na­

leży r o zb ud ow ać bu fory w e j ś c i a / w y j ś c i e ' ( d o 10 lub 12 bitów) • oraz skon­

stru ow ać d e k o d e r y ad re só w (kodów selekcyjnych) tak, a b y zapi sy wa ć lub po­

bierać danę, która musi być de ko m p o n o w a n a na dwa bajty, w celu przesłania jej 8-bi to wę ma gi st ra lę danych sy stemu mi kr op r o c e s o r o w e g o Intel 8080.

L I TE RA TU RA

[1] D A T A CO NV E R S I O N D E SI GN M A N U A L 1979, Teledyne Se miconductor, Montaln View, C a li fo rn ia 1979.

[2] 1979 General Catalog, BURR-BROWN, Tucson, Ar i z o n a 1979.

[3] O r ł o w s k i H. t K o m p ut er ow e u k ł a d y automatyki. WNT, W a rs za wa 1979.

[4] M a r c z y ń s k i R. , Sę ko ws ki P. , S o c h e c k l O. : Mi kroprocesory. WNT, W a r s z a ­ wa 1979,

[5] Pi eńkos 3. , T u rc zy ńs ki 3. : Uk ła dy ocalone T T L w systemach cyfrowych.

WKŁ, W a r s za wa 1980.

[6] Gr ab o w s k i 3. , Koślacz S. : Po dstawy i praktyka pr og ramowania m i k r o p r o ­ cesorów. WN T, W a r s z a w a 1980.

[7] W a g n e r F .: Mikr op ro ce so ry . Sk ry pt WSI, Zi el on a Góra 1980.

[8] Badźmirowski K . , Karkowska H . , Karkowski Z . : Cyfrowa sy stemy po mi ar o­

we. WNT, W a r s za wa 1979.

[9] Dudek Z.T. , S o sn ow sk i 0.: Organizacja przesyłania informacji w syste­

mach cyfrowych. PWN, Wa rszawa 1981.

Recenzent: Doc. dr inż. Z d z i s ł a w Pogoda

Wp ł y n ę ł o do Reda kc ji 11.05.1982 r.

CHOOOBH nOAKJOHlHim UPEQEPA30BAIEJTEH I0M>PA-AHAJI0r H AHAJOr-HTOPA K JOiKPOnPOUECCOPHOfl CHGTJUE INTEL 8080

P e 3 x> m e

B ciaste ooHoaso xpedoBaxxx npe^OTJtiiaitue npaodpaaoBaxejtzM umJipa-aHazor a axa»or-aii<l>pa n p e A H a s M X C K H u u p a do iu c uxKponpoueooopaoM CHcxexoft a xax- x« onoood noflxxBxeiuLa k OBCxexe, B xaxecxBe npaxepa ynoxpefiaeHo mohozhxhh«

npeodpasoBateaa A / U a U / A flmpuH BURR-B RO WN h TELE DY NE SE MI C O N D U C T O R noz- h o oi mo KOHnaxadHXbHHe o chcxshoM IN TE L 8080.

IN TE RFACING THE D I GI TA L - TO - AN AL OG A N D AN AL OG - T O - DIGITAL CONVER TE RS W I T H THE INTEL 8080 MI CR OP RO CE SS OR

S u m m a r y

This paper desc ri be s the basic analog interface compatible wi th the In­

tel 80 80 microprocessor. The mo no li th ic conv er te r ci rc ui ts ere el ec tr i­

cally and func ti on al ly m i c r op ro ce ss or - compat ib le in static or dynamic situations to mi cr op r o c e s s o r system. These peri ph er al s cen be treated as memory or input/output ports.