Architektury programowo-sprz˛etowe

Układy programowalne s ˛a cz˛esto postrzegane jako rozwi ˛azanie, które wypełnia luk˛e pomi˛e-dzy oprogramowaniem a sprz˛etem. Maj ˛ac odpowiedni ˛a aplikacj˛e, wiedz˛e oraz do´swiad-czenie w projektowaniu układów reprogramowalnych, mo ˙zliwe jest uzyskanie znacznego przyspieszenia wzgl˛edem realizacji na procesorze ogólnego przeznaczenia dzi˛eki wykorzy-staniu mo ˙zliwo´sci zrównoleglenia oblicze ´n oraz dowolno´sci w kreowaniu potoku przetwa-rzania. Takie podej´scie nie jest jednak mo ˙zliwe dla wszystkich klas problemów, w szcze-gólno´sci dotyczy algorytmów, w których wyst˛epuje wiele p˛etli o zmiennej długo´sci, skom-plikowane schematy warunkowe czy rozbudowane obliczenia sekwencyjne [58]. Z tego po-wodu we współczesnych układach programowalnych pojawia si˛e tak wiele dedykowanych, osadzonych na stałe elementów, z których najwi˛eksze mo ˙zliwo´sci oferuj ˛a rdzenie ogólnego przeznaczenia. Jest to odpowied´z producentów na zapotrzebowanie rynkowe - bardzo wiele z realizowanych przez klientów projektów wykorzystywało dodatkowy procesor, z którym układ FPGA si˛e komunikował. Podej´scie to jest jednak ograniczone ze wzgl˛edu na brak dedykowanych interfejsów ł ˛acz ˛acych te dwa układy.

Pierwszym rozwi ˛azaniem wspomnianego problemu jest zaimplementowanie w struktu-rze układu FPGA procesora, tj. utwostruktu-rzenie go z dost˛epnych elementów logicznych.

Podej-´scie takie ma istotne wady, gdy ˙z oznacza wykorzystanie wzgl˛ednie drogich zasobów układu FPGA na realizacj˛e funkcjonalno´sci, któr ˛a mógłby zrealizowa´c ta ´nszy mikroprocesor zu ˙zy-waj ˛ac przy tym mniej energii. Jednak ˙ze istotna zaleta takiego podej´scia, tj. pełnej integra-cji w jednym układzie scalonym, przekonała wielu projektantów i znalazła zastosowania, np. łazik marsja ´nski Curiosity wykorzystywał rdze ´n MicroBlaze. Na przestrzeni lat po-wstało wiele architektur mo ˙zliwych do zaimplementowania w układzie FPGA, od prostych, 8-bitowych rdzeni, po bardziej rozbudowane, wielordzeniowe jednostki. Dost˛epne s ˛a roz-wi ˛azania własno´sciowe, jak i bazuj ˛ace na otwartym kodzie. Kilka popularnych wymieniono poni ˙zej:

• PicoBlaze [215] - darmowe, własno´sciowe rozwi ˛azanie firmy Xilinx. Prosty, 8-bitowy rdze ´n typu RISC, z ograniczon ˛a list ˛a rozkazów, programowany w asemblerze , po-wstało kilka otwarto´zródłowych klonów.

• MicroBlaze [224] - komercyjne, własno´sciowe rozwi ˛azanie firmy Xilinx. Dost˛epne wer-sje 32- oraz 64-bitowe, architektura RISC, z wieloma opcjami konfiguracji (m.in. gł˛e-boko´s´c potoku, rozmiar pami˛eci podr˛ecznej, typ jednostki zarz ˛adzania pami˛eci ˛a, typ interfejsów). Dost˛epny kompilator j˛ezyka C/C++, wsparcie dla systemu Linux. Był to pierwszy soft-CPU, którego architektura została dodana do ´zródeł j ˛adra Linuxa. Do-st˛epne otwarto´zródłowe klony.

• LatticeMico8 [114] - darmowe, otwarto´zródłowe rozwi ˛azanie firmy Lattice. 8-bitowy rdze ´n z konfigurowaln ˛a liczb ˛a rejestrów i architektur ˛a RISC. Dost˛epny kompilator j˛e-zyka C. Najmniejsza wersja zajmuje mniej ni ˙z 200 elementów LUT.

• LaticeMico32 [113] - darmowe, otwarto´zródłowe rozwi ˛azanie firmy Lattice. 32-bitowy rdze ´n o architekturze RISC z wieloma opcjami konfiguracji (m.in dost˛epno´s´c pami˛eci podr˛ecznej, sprz˛etowej jednostki mno ˙z ˛acej, liczby przerwa ´n). Dost˛epny kompilator j˛ezyka C.

• LEON - rodzina 32-bitowych procesorów bazuj ˛acych na architekturze SPARC-V8 RISC.

Pierwsze wersje opracowane przez Centrum Bada ´n i Rozwoju Europejskiej Agencji Kosmicznej, a nast˛epnie przez firm˛e Cobham Gaisler AB. Dost˛epne dwie licencje, otwar-to´zródłowa bazuj ˛aca na LGPL/GPL oraz komercyjna. Szeroko konfigurowalny rdze ´n przeznaczony dla zastosowa ´n kosmicznych, dost˛epne wersje toleruj ˛ace awarie (ang.

fault tolerant). W 2019 roku zaprezentowano pi ˛at ˛a generacj˛e procesora.

• Nios II [95] - komercyjne, własno´sciowe rozwi ˛azanie firmy Intel (dawniej Altera). Na-st˛epca 16-bitowego NIOS, 32-bitowy rdze ´n o architekturze RISC i szerokich mo

˙zliwo-´sciach konfiguracyjnych (m.in. mo ˙zliwo´s´c dodania dedykowanych instrukcji, opcjo-nalne wsparcie oblicze ´n zmiennoprzecinkowych). Dost˛epna wersja zoptymalizowana dla układów ASIC.

• OpenRISC [147] - flagowy projekt społeczno´sci OpenCores. Otwarto´zródłowy rdze ´n, dost˛epny w wersji 32- oraz 64-bitowej, o architekturze typu RISC. Szerokie mo

˙zliwo-´sci konfigurowania (m.in. wsparcie dla operacji zmiennoprzecinkowych, dost˛epno´s´c procesora wektorowego). Dost˛epne liczne kompilatory, posiada wsparcie dla systemu Linux.

• RISC-V [204] - projekt rozpocz˛ety w 2010 roku na Uniwersytecie Kalifornijskim w Ber-keley, jako otwarto´zródłowa architektura, oferuj ˛aca mo ˙zliwo´sci analogiczne do roz-wi ˛aza ´n komercyjnych jak MIPS, Alpha czy ARM. Bazuje na architekturze typu RISC i jest wysoce skalowalna - oferuje niedu ˙zy model programowy procesora, z du ˙zym zbiorem opcjonalnych rozszerze ´n. Sprawia to, ˙ze architektura ta w swojej podstawo-wej formie mo ˙ze by´c z powodzenie stosowany do celów edukacyjnych, a jednocze´snie jest na tyle kompletna, ˙ze znajduje zastosowanie w układach wbudowanych o niskim poborze energii. Po rozszerzeniu spełnia wszystkie oczekiwania stawiane przed archi-tekturami o wysokiej mocy obliczeniowe (HPC - ang. high performance computing).

Projekt RISC-V zdobył du ˙z ˛a popularno´s´c, utworzona została fundacja (RISC-V Foun-dation), której celem jest dalszy rozwój architektury.

Opisane procesory programowe dysponuj ˛a jednak znacznie mniejsz ˛a moc ˛a obliczeniow ˛a ni ˙z dedykowane jednostki, co jest bezpo´srednio zwi ˛azane z maksymaln ˛a cz˛estotliwo´sci ˛a taktowania układów reprogramowalnych. Rozwi ˛azaniem tego problemu było osadzenie rdzenia lub kilku rdzeni procesora bezpo´srednio w układzie FPGA, na takiej samej zasadzie jak osadzany jest moduł DSP czy kontroler pami˛eci. Kluczowym elementem jest w takim rozwi ˛azaniu zintegrowanie cz˛e´sci procesorowej z logik ˛a programowaln ˛a, w której oba ele-menty b˛ed ˛a mogły w efektywny sposób si˛e komunikowa´c, przesyła´c dane i np. współdzie-li´c pami˛e´c. Pierwszymi rozwi ˛azaniami tego typu były osadzone w układach Xilinx rdze-nie PowerPC (rdze ´n PowerPC 405 w układach Virtex-II Pro). Na przestrzeni ostatnich lat nast ˛apiło znaczne poszerzenie oferty układów reprogramowalnych z osadzonymi dedyko-wanymi rdzeniami (ARM) i wydaje si˛e, ˙ze jest to przyszło´sciowy trend. Lista dost˛epnych układów, wraz z krótk ˛a charakterystyk ˛a:

• Virtex II Pro (PowerPC 405, do dwóch rdzeni, do 400MHz) [214], Virtex 4 FX (PowerPC 405, do dwóch rdzeni, do 450MHz, proces technologiczny 130nm) [213], Virtex 5 FXT (PowerPC 440, do dwóch rdzeni, do 550MHz, proces technologiczny 65nm) [218] -pierwsze podej´scie firmy Xilinx do osadzonych w układzie FPGA rdzeni, wykorzy-stuj ˛ace architektur˛e PowerPC.

• Xilinx Zynq-7000, Zynq-7000S [222] - do dwóch rdzeni ARM Cortex A9, taktowanie do 1GHz, produkowane w technologii 28nm.

• Xilinx Ultrascale+ MPSoC [223] - dwa lub cztery rdzenie ARM Cortex-A53 taktowane do 1.5GHz, dodatkowy dwurdzeniowy procesor ARM Cortex R5 przeznaczony dla zada ´n czasu rzeczywistego (taktowanie do 600MHz), układ graficzny Mali-400MP2 (taktowanie do 667MHz), dedykowany kodek wideo. Produkowane w technologii 16nm.

• Intel Cyclon V SoC [92] - jeden lub dwa rdzenie ARM Cortex-A9, taktowanie do 0.925GHz, produkowane w technologii 28nm.

• Intel Arria V SoC [91] - dwa rdzenie ARM Cortex-A9, taktowanie do 1.05GHz, produ-kowane w technologii 28nm.

• Intel Arria 10 SX SoC [93] - dwa rdzenie ARM Cortex-A9, taktowanie do 1.5 GHz, produkowane w technologii 20nm.

• Intel Stratix 10 SX SoC [94] - cztery rdzenie ARM Cortex–A53, taktowanie do 1.5 GHz, produkowane w technologii 14nm.

Przedstawiona lista produktów wskazuje, ˙ze tego typu rozwi ˛aza ´n w ofercie producen-tów jest coraz wi˛ecej, a zapotrzebowanie na szybsze rdzenie zmusza ich do ci ˛agłego aktu-alizowania oferowanych rozwi ˛aza ´n. Widoczny jest równie ˙z trend integracji coraz wi˛ekszej

liczby ró ˙znorodnych jednostek przetwarzaj ˛acych jak GPU, dodatkowe rdzenie mikrokotro-lerów, wbudowane kodeki wideo.