WYBÓR UKŁADU FPGA

Podstawowym problemem przed jakim stanął autor opisywanego projektu był wybór producenta układów FPGA (dostępność i jakość oprogramowania EDA), rodziny układów FPGA (własności funkcjonalne układów, popularność na rynku gwarantująca ich obsługę przez EDA w dłuższej perspektywie czasu, ceny układów) a w końcu układu użytego w oferowanym na rynku gotowym zestawie.

Obecnie na rynku znajduję się wiele firm oferujących układy programowalne FPGA.

Do największych producentów należą firmy takie jak Altera, Xilinx oraz Lattice. Posiadają one szeroką ofertę układów znajdujących swoje zastosowanie zarówno w małych aplikacjach jak i w złożonych układach cyfrowych.

Tabela 5.1. Zestawienie układów FPGA

Model

26 W tabeli 5.1. przedstawiono zestawienie wybranych układów FPGA [11,12,13]. W porównaniu brano pod uwagę układy z rodzin CYCLONE V, CYCLONE IV, CYCLONE III, SPARTAN-6 oraz LatticeECP3 oferowane przez firmy Altera, Xilinx oraz Lattice.

Celowo nie podane zostały ceny wybranych układów, ponieważ różnią się one w znacznym stopniu w zależności od wybranej obudowy. Wśród przedstawionych układów na szczególna uwagę zasługuje oferowany przez firmę Altera model Cyclone V E 5CEA2, który zawiera pamięć wbudowaną o największym rozmiarze w swojej klasie oraz układ Lattice ECP3-35, którego główną zaletą jest oferowana maksymalna ilość układów wejścia-wyjścia. Podobnymi parametrami natomiast charakteryzują się układy Cyclone IV E EP4CE22 oraz Cyclone III EP3C25.

Przedstawione układy należą do głównych linii produktowych wybranych producentów. Przeznaczone są do zastosowania w niewielkich aplikacjach, w których znaczenie ma cena wykorzystanego układu. Oferowane przez nie parametry są porównywalne i spełniają wymagania określone w rozdziale wymagania konstrukcyjne.

Każdy z producentów wyżej wymienionych układów oferuję darmowy pakiet oprogramowania EDA. W załączonych pakietach istnieje możliwość opisu projektowanego układu zarówno w sposób strukturalny jak i behawioralny, co pozwala na realizację ćwiczenia „Łącze fizyczne USB”.

W niniejszej pracy jako preferowany do realizacji modułu SML3 uznano układ Altera Cyclone IV E EP4CE22. Układ EP4CE22 należy do obecnej na rynku od 2009 roku popularnej rodziny układów FPGA Cyclone IV. Wykorzystanie układu z rodziny Cyclone III mogłoby nieść ze sobą ryzyko przedwczesnego wycofania go z produkcji, natomiast układy z rodziny Cyclone V zostały wprowadzone na rynek w 2011 roku i są obecnie trudno dostępne w sprzedaży detalicznej. Obecnie w laboratorium Instytutu Informatyki Politechniki Warszawskiej wykorzystywane są układy EP1K30TC144-30 firmy Altera.

Ich konfigurowanie odbywa się w oparciu o oprogramowanie EDA MaxPlus II oraz Quartus II. Istotnym czynnikiem przy wyborze nowego układu była możliwość użycia możliwie podobnego oprogramowanie do tego używanego obecnie, dlatego zdecydowano się zrezygnować z zakupu porównywalnych układów Lattice oraz Xilinx.

Układ EP4CE22 dostępny jest w obudowach typu EQPF, FBGA oraz UBGA. Cena układu wacha się od 35 do 66 dolarów amerykańskich w zależności od typu obudowy.

Istnieje możliwość zakupienia układu w gotowym zestawie uruchomieniowym.

27 5.4. WYBÓR GOTOWEGO ZESTAWU Z UKŁADEM FPGA

Samodzielne wykonanie złożonej aplikacji wykorzystującej układ FPGA może być dla początkującego użytkownika niewykonalne ze względu na konieczność wykonania wielowarstwowej płytki PCB. Aby umożliwić naukę języków opisu sprzętu HDL powstaje coraz więcej kompletnych zestawów uruchomieniowych o zastosowaniu edukacyjnym.

Możliwości tych modułów pozwalają zarówno na wykorzystanie ich w roli układów prototypowych jak i stałych elementów funkcjonalnych bardziej złożonej aplikacji.

Kompletne zestawy uruchomieniowe najczęściej posiadają rozbudowany zestaw układów peryferyjnych w postaci przetworników analogowo cyfrowych, diod oraz przełączników.

W tabeli 5.2. przedstawiono parametry wybranych zestawów uruchomieniowych.

Widać wyraźne różnicę pomiędzy poszczególnymi modułami. Wśród wymienionych modułów najlepszymi parametrami układu FPGA charakteryzuje się oferowany przez firmę TerasIC Cyclone V GX Starter Kit [16]. Układ ten zawiera 77 tysięcy elementów logicznych oraz prawie 5 kilobajtów pamięci wbudowanej. Główną wadą modułu jest niewielka ilość udostępnionych uniwersalnych układów wejścia-wyjścia. Dodatkowym czynnikiem uniemożliwiającym jego wykorzystanie jest jego rozmiar. Umieszczenie modułu było by niemożliwe na żadnym ze standardowych modułów zgodnych ze standardem SML3. Na szczególną uwagę zasługuje moduł BeMicro CV [17], oferowany przez firmę Arrow Electronics. Moduł najlepiej odpowiada zdefiniowanym wymaganiom.

Posiada odpowiednią ilość układów wejścia-wyjścia oraz odpowiedni rozmiar. Ponadto moduł BeMicro CV jest najtańszym z prezentowanych w zestawieniu modułów. Niestety w trakcie etapu wstępnego projektu moduł ten nie był dostępny w ofercie żadnego z polskich dystrybutorów układów tego typu. Parametrami zbliżonymi do modułu BeMicro CV charakteryzuje się moduł DE0-Nano firmy TerasIC [18]. Układ FPGA zastosowany w module posiada wprawdzie nieznacznie mniejszą ilość elementów logicznych, ale pomimo to nadal spełnia określone wymagania. Ilość oferowanych przez niego układów wejścia-wyjścia jest wystarczająca do realizacji projektu, a wymiary pozwalają umieszczenie go na standardowej płycie systemu SML3. Moduł DE0-Nano jest jednak dwukrotnie droższy od omawianego wcześniej BeMicro CV.

28 Tabela 5.2. Parametry wybranych zestawów uruchomieniowych

Terasic DE0 TerasIC DE0-Nano Diligent Nexys2

500K Kit BeMicro CV TerasIC Cyclone V GX Starter Kit

Papilio Pro LX9

FPGA Cyclone III 3C16 FPGA

Cyclone IV E

P4CE22F17C6N Xilinx Spartan-3E Cyclone V E 5CEFA2F23C8N

Cyclone V

5CGXFC5C6F27C7N Xilinx XC6SLX9

Elementy logiczne 15,408 22,320 10,467 25,000 77,000 9,152

Bloki pamięci Złącze konfiguratora JTAG Wbudowane przez

USB

29 Niewątpliwą zaletą wykorzystania w projekcie kompletnego zestawu uruchomieniowego jest brak konieczności samodzielnego montażu układu FPGA na płycie drukowanej. Kompletne moduły uruchomieniowe posiadają wyprowadzenia złącz na swoich obrzeżach, co ułatwia łączenie ich z innymi modułami. Konfigurowanie układu FPGA w tego typu modułach odbywa się za pomocą dedykowanego interfejsu.

Zastosowanie kompletnego zestawu uruchomieniowego może w znacznym stopniu uprościć proces projektowania nowego modułu laboratoryjnego oraz pozwolić w prosty sposób na rozszerzenie go o dodatkowe funkcjonalności podnoszące jego wartość dydaktyczną. Bazując na powyższych rozważaniach wybrano zestaw DE0-Nano firmy TerasIC. Zastosowanie tego typu układu w nieznacznym stopniu podwyższy koszt projektu, natomiast pozwoli na realizacje znacznie bardziej rozbudowanych projektów w przyszłości.

30

6. PROJEKT MODUŁU LABORATORYJNEGO FPGA (DE0-Nano) Niniejszy rozdział w całości poświęcony jest budowie modułu laboratoryjnego FPGA (DE0-Nano).

Pomimo dobrze zdefiniowanych wymagań etap projektowania modułu zajął znacznie więcej czasu niż wcześniej zostało to oszacowane. W trakcie projektowania pojawiały się nowe wymagania mające na celu poprawę walorów użytkowych modułu. W efekcie powstały dwa projekty modułów. Moduł wykonany zgodnie z obecnymi zasadami projektowania modułów w standardzie SML3 oraz moduł alternatywny, o podwyższonych walorach dydaktycznych. W niniejszej pracy przedstawiony zostanie jedynie pierwszy z nich.

Moduł FPGA (DE0-Nano) został wyposażony w trzy przełączniki stabilne, cztery przyciski niestabilne oraz 16 diod LED. Wszystkie z wykorzystywanych elementów elektronicznych przeznaczone są do montażu powierzchniowego. Moduł wyposażono w 8 gniazd danych typu „Port” oraz jedno gniazdo do obsługi sygnałów przetwornika analogowo-cyfrowego. Zestaw uruchomieniowy umieszczony został w pozycji centralnej z gniazdem konfiguracyjnym skierowanym w stronę górnej krawędzi modułu. Montaż zestawu uruchomieniowego odbywa się poprzez nasadzenie go na odpowiednie gniazda pośrednie umieszczone w module FPGA (DE0-Nano). Aby to umożliwić złącza pośrednie zestawu uruchomieniowego zostały przelutowane ze strony górnej na stronę dolną modułu DE0-Nano. Zasilanie doprowadzane jest poprzez dowolny z portów znajdujących się na module SML3. Alternatywnie możliwie jest doprowadzenie zasilania poprzez złącze konfiguracyjne USB, jednak jego wydajność prądowa jest mocno ograniczona i może uniemożliwić pracę z modułem.

Do wykonania projektu użyto oprogramowania EAGLE CAD. Dokładny opis bibliotek i elementów które zostały wykorzystane podczas projektowania modułu umieszczony został w podrozdziale „Projekt schematu modułu”.

6.1. PROJEKT SCHEMATU MODUŁU

Projekt płytki drukowanej musi być poprzedzony projektem schematu układu, który ma zostać umieszczony na płytce. Zgodnie z wymaganiami systemu SML3 do realizacji łączy typu port wykorzystano złącza ML16 z biblioteki con-harting-ml. Układ DE0-Nano

31 połączono z płytą modułu za pomocą złączy FE20-2, FE13-2 z biblioteki con-lsta oraz F-1X02-SIP-100-40 (F-1X02-) z biblioteki con-headers-jp. Diody 4148-0805 (4148), rezystory R0805 (R), 4R-EU0603 (4R-EU) oraz kondensatory C-EU0805 (C-EU) pobrano z biblioteki gbm-smd, konfiguratory MA03-1 z biblioteki con-lstb, przyciski 10-XX z biblioteki switch-omron, natomiast układ 74HC595D z biblioteki 74xx-eu.

Układ 74HC595D zastosowano do sterowania diodami LED. Ze względu na ograniczoną liczbę końcówek we-we udostępnionych przez moduł DE0-Nano konieczne było zapamiętanie na zewnątrz układu FPGA stanu diod LED. Do tego służy wymieniony rejestr, którego zawartość jest zapisywana szeregowo przez układ FPGA.

W projekcie wykorzystano również diodę MBRS130LT3G dostępną w bibliotece elementów stworzonych na potrzeby projektu. Na rysunkach 6.1 i 6.2 przedstawiono schemat modułu FPGA (DE0-Nano).

32

Rysunek 6.1 Schemat modułu FPGA (DE0-Nano)

33

Rysunek 6.2 Schemat modułu FPGA (DE0-Nano) kontynuacja

34 6.2. PROJEKT PŁYTKI DRUKOWANEJ

W trakcie tego etapu projektowania rozważano różne konfiguracje modułu FPGA (DE0-Nano). Początkowo planowano, aby zestaw uruchomieniowy DE0-Nano został umieszczony przy lewej krawędzi modułu z wydzielonym portem zasilania po swojej lewej stronie i zestawem portów danych wraz z portem przetwornika analogowo-cyfrowego po prawej stronie. Na module oprócz podstawowych elementów takich jak diody czy przyciski miał zostać umieszczony dodatkowy port USB wraz z odpowiednim układem warstwy fizycznej USB. Konfiguracja ta jednak posiadała wiele wad, a przede wszystkim godziła w jedną z głównych zasad systemu SML3. System SML3 to system modułowy i każdy moduł powinien posiadać ściśle określoną odpowiedzialność, nie wskazane jest natomiast łączenie odpowiedzialności kiedy nie jest to konieczne.

Na rysunku 6.1 przedstawiono projekt płytki drukowanej modułu SML3 FPGA (DE0-Nano). W projekcie wprowadzono szereg zmian w stosunku do pierwotnych założeń projektowych. Zestaw uruchomieniowy umieszczono w pozycji centralnej. Zrezygnowano z osobnego gniazda zasilania. Gniazdo z sygnałami wejściowymi dla przetwornika analogowo-cyfrowego umieszczono na dole płytki drukowanej w pozycji poziomej, aby odróżnić je od pozostałych gniazd modułu. Oprócz standardowych diod i przycisków dodano stabilne przełączniki dwupozycyjne, a zrezygnowano z układu interfejsu fizycznego łącza USB oraz dodatkowego gniazda USB.

Projekt wykonano przy ustawieniach rastra głównego o rozmiarze 25 mils z mnożnikiem 2 oraz rastra alternatywnego o rozmiarze 5 mils.

35 Rysunek 6.3 Projekt płytki drukowanej

36 6.3. METODOLOGIA MONTAŻU I URUCHAMIANIA MODUŁU

Przed rozpoczęciem montażu elementów elektronicznych wykonano sprawdzenie obwodu drukowanego. Sprawdzenie obwodu drukowanego wpierw wykonano metodą optyczną.

Położenie ścieżek porównano z położeniem w dostarczonym projekcie. Zbadano ich kształt oraz grubość. Zwrócono szczególną uwagę na nadmierne zwężenia warstwy izolacyjnej, przewężenia ścieżek sygnałowych oraz ubytki płaszczyzny masy. Ponadto sprawdzono kształt pól lutowniczych oraz przesunięcia otworów względem pól lutowniczych. Po zakończeniu procesu testowania optycznego przeprowadzono proces testowania elektrycznego. Za pomocą omomierza wykonano pomiar rezystancji wszystkich ścieżek. Dopiero taki sposób testowania pozwolił na wstępne stwierdzenie o poprawności testowanego obwodu drukowanego. Testowane w niniejszej pracy obwody okazały się wystarczające, aby spełnić wymagania określone dla prototypowych płytek drukowanych.

Montaż przeprowadzono w sposób typowy, zaczynając od elementów najmniejszych i kończąc na największych. Pierwszym etapem montażu było umiejscowienie pojedynczych rezystorów 2K2, zlokalizowanych powyżej przycisków, na obwodzie drukowanym. Następnie przeprowadzono montaż pojemności odprzęgających 100nF przy układach rejestrów przesuwnych, rezystorów podciągających 4R 2K2 połączonych z przełącznikami SWi, rezystorów 220R połączonych z diodami LED, diod LED, diody Shottky’ego przy gnieździe przetwornika analogowo-cyfrowego oraz układów rejestrów przesuwnych 74HC595D. W ostatnim kroku wykonano montaż przycisków, przełączników oraz standardowych gniazd danych systemu SML3 i gniazd pod układ DE0-Nano w wyznaczonych miejscach.

Po wykonaniu montażu modułu przeprowadzenie procesu jego testowania. Został on szczegółowo opisany w rozdziale „Testowanie modułu w trakcie użytkowania”.

6.4. TESTOWANIE MODUŁU W TRAKCIE UŻYTKOWANIA

W celu sprawdzenia poprawności działania modułu należy przygotować odpowiednią konfigurację testową. Na standardowej szynie systemu należy umieścić kolejno moduły PS1, FPGA (DE0-Nano) oraz LED8, a następnie połączyć je za pomocą taśm 16-przewodowych systemu SML3. Do przeprowadzenia procedury testującej oprócz standardowego zasilacza systemu SML3 niezbędny również będzie zewnętrzny

37 stabilizowany zasilacz laboratoryjny z płynną regulacją napięcia. Badanie poszczególnych elementów modułu należy wykonać poprzez uruchomienie oraz weryfikację działania programu testującego załączonego do niniejszej pracy na płycie CD.

Program testujący został umieszczony w katalogu „Test”. Pozwala on na przeprowadzenie badania przewodności ścieżek oraz poprawności funkcjonowania dołączonych elementów elektronicznych. Program testujący umożliwia przeprowadzenie trzech procedur testowych. Przełączanie pomiędzy procedurami możliwe jest za pomocą czterech umieszczonych na zestawie uruchomieniowym przełączników. Zgodnie z wybraną kombinacją przełączników 0001, 0010, 0011 kolejno zostanie przeprowadzona procedura testowania ścieżek, diod lub przetwornika analogowo – cyfrowego. Poniżej przedstawiony został opis poszczególnych procedur.

Przed rozpoczęciem testowania należy skonfigurować układ FPGA. W tym celu, po uruchomieniu programu Quartus należy wybrać zakładkę Tools a z jej listy funkcję Programmer. W okienku tej funkcji należy wskazać typ programatora (opcją Hardware Setup – wybrać „USB-Blaster [USB-0]”, a następnie je zamknąć. Programowanie układu odbywa się automatycznie po wciśnięciu przycisku „Start”. Po jego zakończeniu w prawej górnej części okienka widoczny jest zielony pasek wypełniony napisem 100%.

Pierwsza z procedur pozwala na przeprowadzenie badania przewodności ścieżek danych oraz ich poprawnego przypisania do znajdujących się na module portów.

Sprawdzenie należy wykonać poprzez połączenie jednego z końców taśmy do pierwszego z portów danych na module FPGA (DE0-Nano), natomiast drugiego do pierwszego z portów na module LED8. Poprawne działanie układu sygnalizowane jest przez cykliczne świecenie kolejnych diod. W celu sprawdzenia wszystkich pozostałych połączeń należy powtórzyć procedurę dla pozostałych portów z wyłączeniem portu dedykowanego dla przetwornika A/C. Potwierdzeniem wykonywania tej procedury jest cyklicznie zaświecanie diod LED umieszczonych na module uruchomieniowym.

Druga z procedur sprawdza działanie przycisków. Poprawne działanie tych elementów potwierdza zapalenie się wybranej diody LED oznaczonej numerem z zakresu od 0 do 3, w reakcji na wciśnięcie odpowiedniego klawisza przycisku umieszczonego na płycie modułu FPGA (DE0-Nano). W podobny sposób zachowują się diody LED modułu uruchomieniowego.

38 Ostatnia z procedur sprawdza działanie układu przetwornika analogowo-cyfrowego. Do jej uruchomienia niezbędne będzie wykorzystanie zewnętrznego zasilacza stabilizowanego. W celu przeprowadzenia testu należy ustawić napięcie zasilacza na wartość 0V, a następnie połączyć jego wyjścia ze stykiem masy oraz wybranym stykiem w gnieździe przetwornika analogowo-cyfrowego. Kolejnym etapem procedury jest stopniowe zwiększanie napięcia zasilacza do wartości 3.3V. W trakcie zmiany wartości poziomu napięcia kolejne diody na module DE0-Nano powinny ulega stopniowemu zaświeceniu. Dla minimalnego napięcia wejściowego U<0,35V wszystkie diody będą wyłączone. Kolejna dioda zaświeca się po zwiększeniu napięcia wejściowego o kolejne 0,35V. Osiągnięcie maksymalnego napięcia wejściowego powinno być sygnalizowane świeceniem wszystkich diod LED. Ponieważ układ przetwornika wyposażony jest w 8-wejściowy multiplekser analogowy konieczne jest powtórzenie tego testu ośmiokrotnie. Na początek sygnał z zasilacza powinien być wprowadzamy na końcówkę 14 złącza przetwornika analogowo-cyfrowego, w kolejnym teście zasilacz powinien zasilić końcówkę 13 tego samego złącza. Czynność tę należy powtórzyć w sposób analogiczny dla końcówek kolejno 12,11,10,9,8 i 7, Wybór aktywnego wejścia realizowany jest za pomocą przełączników bistabilnych, gdzie konfiguracja 000 oznacza wejście 1, 001 wejście 2 itd. zgodnie z powyższą regułą.

Moduł można uznać za działający poprawnie, w przypadku prawidłowego wykonania wszystkich z wyżej wymienionych procedur testujących.

39

7. PROJEKT MODUŁU LABORATORYJNEGO USB1

Idea zaprojektowania odrębnego modułu USB1 zrodziła się w trakcie projektowania modułu FPGA (DE0-Nano). Aby umożliwić zastąpienie obecnie używanego modułu FPGA należało w pełni zachować jego dotychczasową funkcjonalność. Zastosowanie kompletnego zestawu uruchomieniowego w znacznym stopniu ograniczyło ilość dostępnego na płytce miejsca. Ponieważ funkcjonalność jaką jest dodatkowe złącze USB wykorzystywana będzie jedynie w ramach jednego z ćwiczeń przedmiotu UZINT, zdecydowano się na udostępnienie jej w postaci dedykowanego modułu. Takie rozwiązanie pozwala na wykorzystanie modułu USB z innymi modułami laboratoryjnymi takimi jak np. moduł Z80 czy msp430 oraz ewentualne zastąpienie go odpowiednim modułem USB 2.0 w przyszłości.

7.1. PROJEKT SCHEMATU MODUŁU

Realizacja poziomu fizycznego łącza USB1.1 wymagała zastosowania specjalizowanego układu scalonego. Z pośród dostępnych na rynku układów rozważano użycie takich jak Fairchild Semiconductor USB1T11A, PHILIPS PDIUSBP11A, PHILIPS ISP1105 czy FARADAY USB90B1H. Ze względu na dostępność, kompatybilność z zastosowanym oprogramowaniem IP Core oraz działanie potwierdzone w aplikacjach użytkowników, zdecydowano się wykorzystać pierwszy z wymienionych układów.

Wybór pozostałych elementów modułu wynikał z noty aplikacyjnej układu USB1T11A. W celu zachowania pełnej funkcjonalności układu warstwy fizycznej bez konieczności zwiększania liczby wykorzystanych portów zastosowano dwa konfiguratory.

Zadaniem konfiguratora JP1 jest wybór trybu pracy układu warstwy fizycznej, czyli znaczenia wyjścia VMO/FSE0. Natomiast zadaniem konfiguratora JP2 jest wybór parametrów sygnałów na liniach różnicowych w zależności od jednego z dwóch trybów transmisji: FS lub LS. Sposób ustawienia konfiguratorów został przedstawiony w załączniku 2.

Na płycie modułu zdecydowano się również umieścić dwa dodatkowe punkty kontrolne. Ich zastosowanie umożliwia wykorzystanie oscyloskopu do analizy przebiegów sygnałów w trakcie transmisji. Ze względu na miejsce umieszczenia złączy punktów kontrolnych (bezpośrednio przy metalowym gnieździe USB) należy ostrożnie korzystać z

40 sond oscyloskopowych. Zaleca się łączenie tych punktów pojedynczymi przewodami z modułem BNC, do którego można podłączyć oscyloskop.

W projekcie wykorzystano złącza ML16 z biblioteki con-harting-ml, złącze USB-B-H (USB) z biblioteki con-usb-2, złącze pomiarowe M-1X02-SIP-100-32 (M-1X02-) z biblioteki con-headers-jp, konfiguratory PINHD-1X3 z biblioteki 0_SML3_MPW, tranzystor BSS84 z biblioteki transistor-small-signal oraz rezystory R0805 (R) i kondensatory C-EU0805 (C-EU) z biblioteki gbm-smd. Na rysunku 7.1 przedstawiono schemat modułu USB1.

41

Rysunek 7.1 Schemat modułu USB1

42 7.2. PROJEKT PŁYTKI DRUKOWANEJ

Niewielkie rozmiary elementów wykorzystanych w projekcie modułu spowodowały, że zdecydowano się na projekt płytki drukowanej o wymiarach 40x100 mm. Zgodnie z wymaganiami systemu SML3 w górnej części płytki umieszczono złącza typu port a w dolnej - złącze USB typu B (wymagane standardem USB 1.1). W środkowej części modułu umieszczono układ warstwy fizycznej USB wraz z kondensatorem odprzęgającym.

Układ połączono ze złączem za pomocą linii różnicowej poprzez dwa rezystory szeregowe.

Do linii różnicowej dołączono rezystor podciągający z tranzystorem unipolarnym p-mos umożliwiając symulację odłączenia modułu. Na powierzchni obwodu przewidziano dodatkowe pola lutownicze umożliwiające montaż kondensatorów.

Rysunek 7.2 Projekt płytki drukowanej

Zgodnie z wymaganiami systemu SML3 na płytce drukowanej umieszczono, wytrawione w miedzi, napisy organizacyjne (nazwa modułu, jego numer oraz inicjały autora).

7.3. METODOLOGIA MONTAŻU I URUCHAMIANIA MODUŁU

Sprawdzenie modułu USB1 wykonano w sposób identyczny jak sprawdzenie modułu FPGA (DE0-Nano).

Podobnie jak w przypadku modułu FPGA (DE0-Nano) montaż przeprowadzono w sposób typowy, rozpoczynając od elementów najmniejszych. Pierwszym etapem montażu było umiejscowienie rezystorów szeregowych 24Ω na liniach różnicowych. Następnie przeprowadzono montaż rezystora 30kΩ i rezystora podciągającego 1,5kΩ przy jego

43 tranzystorze sterującym. W kolejnym etapie wykonano montaż pary równoległej: rezystora 470kΩ i kondensatora 10nF, pomiędzy masą układu a masą obudowy złącza USB oraz pojedynczego kondensatora 1µF pomiędzy masą układu i masą złącza, a sygnałem zasilającym dla złącza USB. Następnie wykonano montaż tranzystora BSS84, kondensatora odprzęgającego 100nF przy układzie USB1T11A oraz samego układu. W ostatnim kroku wykonano montaż konfiguratorów, złącz pomiarowych oraz standardowych gniazd danych systemu SML3 w wyznaczonych miejscach.

7.4. TESTOWANIE MODUŁU W TRAKCIE UŻYTKOWANIA

W celu sprawdzenia poprawności działania układu należy przygotować stosowną konfigurację testową. Na szynie systemu SML3 należy umieścić kolejno zasilacz, zestaw przełączników bistabilnych oraz moduł gniazd BNC. Złącza sygnałowe modułu USB1 należy połączyć za pomocą pojedynczych przewodów ze złączami na module przełączników bistabilnych. Natomiast złącza pomiarowe za pomocą pojedynczych przewodów ze złączami na module BNC. Następnie należy zbadać za pomocą oscyloskopu czy poziomy napięć na złączach pomiarowych są zgodne z określonymi w dokumentacji dla wybranych wzbudzeń sygnałów. Jeśli są one zgodne, moduł można uznać za działający poprawnie.

44

8. PROJEKT ĆWICZENIA „WARSTWA FIZYCZNA ŁĄCZA USB”

Zadaniem studenta realizującego ćwiczenie dotyczące implementacji wybranego

Zadaniem studenta realizującego ćwiczenie dotyczące implementacji wybranego