Krzysztof Arnold, x Moduł narzędziowy CPU dla systemów z mikroprocesorem Z80180Sesja: Kształcenie w dziedzinie elektroniki i telekomunikacji.Politechnika Poznańska, IELiT

Pełen tekst

(1)www.pwt.et.put.poznan.pl Krzysztof Arnold Instytut Elektroniki i Telekomunikacji Politechnika Poznańska Ul. Piotrowo 3A 60 – 965 Poznań E–mail: karnold@et.put.poznan.pl. 2005. Poznańskie Warsztaty Telekomunikacyjne Poznań 8 - 9 grudnia 2005. MODUŁ NARZĘDZIOWY CPU DLA SYSTEMÓW Z MIKROPROCESOREM Z80180. Streszczenie: W pracy porównano właściwości sprzętowych i programowych środków wspomagających prowadzenie prac badawczych w środowisku systemów mikroprocesorowych. Omówiono architekturę i właściwości mikroprocesora Z80180. Przedstawiono rozwiązanie modułu wspierającego uruchamianie systemów z mikroprocesorem Z80180, współpracującego z emulatorem pamięci, zarządzanym z poziomu komputera PC. Ponadto przedyskutowano zalety proponowanego rozwiązania.. 1. WSTĘP Specyfika działania i znaczny stopień złoŜoności mikroprocesora sprawiają, Ŝe łączne uruchamianie oprogramowania i sprzętu jest najmniej przewidywalnym i często najbardziej pracochłonnym etapem procesu projektowania systemów mikroprocesorowych. Stwarza to potrzebę korzystania ze środków wspierających uruchamianie, ale względy ekonomiczne ograniczają zwykle moŜliwość wbudowania dodatkowych układów wspomagania w opracowywane systemy. W pracach prowadzonych na kolejnych etapach tworzenia systemów mikroprocesorowych wykorzystywane są natomiast odpowiednio specjalizowane narzędzia. W pierwszym rzędzie naleŜą do nich zewnętrzne systemy projektowo- uruchomieniowe MDS i symulatory skrośne, pozwalające na wczesne wykrycie i usunięcie większości błędów programowych. Weryfikacja oprogramowania odbywa się jednak wówczas poza środowiskiem projektowanego systemu mikroprocesorowego, co uniemoŜliwia zbadanie właściwości dynamicznych programów uŜytkownika w docelowych warunkach pracy. Ocena czasowych uwarunkowań działania programu i jego współpracy ze sprzętem moŜe być dokonywana przy wykorzystaniu takich środków wspomagających, jak sprzętowe pakiety prototypowe i dedykowane małe systemy laboratoryjne z programem monitora. Rozwiązania te przybliŜają środowisko sprzętowe docelowego systemu, ale ich obszar działania jest zawęŜony ze względu na mało elastyczną strukturę układową i niewygodne wprowadzanie poprawek programowych. Na tym tle zdecydowanie najlepsze, ale i kosztowne wsparcie procesu projektowego zapewniają systemy MDS wyposaŜone w sondę emulacyjną oraz analizatory stanów logicznych.. PWT 2005 - POZNAŃ 8-9 GRUDNIA 2005. Wykrycie istotnych błędów dopiero na etapie uruchamiania systemu docelowego moŜe spowodować cofnięcie prac do zmian w projekcie technicznym włącznie i zwiększenie kosztów przedsięwzięcia. Z tego względu końcowa weryfikacja sprzętu i oprogramowania powinna być poprzedzona sprawdzeniem współdziałania kluczowych podprogramów z podsystemami warstwy sprzętowej. Wymaga to stworzenia odpowiedniego środowiska sprzętowego. W warunkach laboratoryjnych wymagania takie moŜe spełniać system modułowy, pozwalający na elastyczne modelowanie systemów mikroprocesorowych o róŜnej strukturze układowej, przy rozsądnych nakładach na wsparcie w postaci emulatora pamięci i programu asemblera, a takŜe układu pracy krokowej. Jest to istotne zwłaszcza tam, gdzie wokół złoŜonego mikroprocesora moŜna tworzyć róŜnorodne konfiguracje sprzętowe. Dotyczy to wielu wykorzystywanych obecnie procesorów, w tym w szczególności układu Z80180, standardowo współpracującego z zewnętrzną magistralą. 2. WŁAŚCIWOŚCI MIKROPROCESORA Z80180 Sprzętowe i programowe moŜliwości mikroprocesorów sygnowanych symbolami Z80180/Z180 MPU predestynują je do przejęcia większości podstawowych funkcji systemowych w 8-bitowych systemach o typowej konfiguracji lub pełnienia roli zaawansowanych jednostek centralnych w systemach bardziej złoŜonych. Procesor Z80180 jest połączeniem rdzenia jednostki centralnej z niemal wszystkimi podstawowymi układami wejścia/wyjścia [1]. Rdzeń jednostki centralnej obejmuje pięć bloków funkcjonalnych (rys.1): - generator zegarowy, - właściwą jednostkę centralną CPU, - jednostkę zarządzania pamięcią MMU, - kontroler stanu magistral, - kontroler przerwań. Jednostka centralna CPU jest programowo zgodna z wcześniejszym mikroprocesorem Z80 CPU i moŜe w skróconym czasie wykonywać wszystkie jego instrukcje oraz rozkazy z rozszerzenia listy. Blok zarządzania pamięcią MMU pozwala na korzystanie z zewnętrznej pamięci programu i danych. 1/5.

(2) www.pwt.et.put.poznan.pl. o pojemności 1MB, przy logicznym adresowaniu przez CPU 64kB pamięci w obrębie wskazanej strony. Rozbudowany kontroler przerwań przegląda linie zgłoszeń i ustala priorytety przerwań pochodzących z dwunastu zewnętrznych i wewnętrznych źródeł (tab.1) oraz odpowiada za potwierdzenie przyjęcia przerwania. XTAL EXTAL. RESET RD WR. Φ. Gen.. M1 MREQ IORQ BSC. HALT WAIT. CPU. BUSREQ BUSACK. zwiększenia niezawodności działania systemu mikroprocesorowego, rozszerzania listy rozkazów i tworzenia makroinstrukcji, a takŜe zakładania pułapek programowych. Obsługa przerwania /INT0 moŜe odbywać się w trzech trybach, z pobieraniem kodu instrukcji RST z szyny danych (tryb 0), restartem programu od adresu 0038H (tryb 1) i pobraniem z szyny danych młodszego bajtu wektora przerwania, wskazującego miejsce adresu podprogramu obsługi przerwania w tablicy adresów startowych (tryb 2). Aktywizacja trybu 2 pozwala na obsługę zgłoszeń wystawianych na linii /INT0 przez specjalizowane układy peryferyjne, zorganizowane w łańcuchowy, priorytetowy system przerwań. W przypadku przerwań /INT1, /INT2 i pozostałych przerwań wewnętrznych młodszy bajt wektora przerwań jest pobierany z rejestru IL procesora, a programowana relokacja podprogramów obsługi przerwań jest moŜliwa w zakresie węŜszym niŜ dla przerwania /INT0 [1,2].. RFSH ST E NMI Intr.. INT0 INT1 INT2. PRT1 PRT0. TxS. CKS. DMAC1. TEND1. TxA0. ASCI Ch0. RxA0 RTS0 CTS0 DCD0. MMU. A19-0. Addr. Buf.. Źródło przerwania TRAP /NMI /INT0 /INT1 /INT2 PRT0 PRT1 DMA0 DMA1 CSI/O ASCI0 ASCI1. Typ przerwania Wewnętrzne Zewnętrzne niemaskowalne Zewnętrzne maskowalne Zewnętrzne maskowalne Zewnętrzne maskowalne Wewnętrzne Wewnętrzne Wewnętrzne Wewnętrzne Wewnętrzne Wewnętrzne Wewnętrzne. Priorytet NajwyŜszy. NajniŜszy. DMAC0. CSI/0 Port. DREQ1. Tab.1. Przerwania mikroprocesora Z80180. ASCI Ch1. Data Buf.. TxA1 CKA1/ TEND0 RxA1. D7-0. Rys.1. Schemat funkcjonalny mikroprocesora Z80180 System przerwań mikroprocesora Z80180 jest hierarchiczny, a generowane przy wykryciu nielegalnego kodu operacji przerwane TRAP ma najwyŜszy priorytet i moŜe być wykorzystane do. PWT 2005 - POZNAŃ 8-9 GRUDNIA 2005. Zintegrowane układy wejścia/wyjścia tworzą cztery bloki funkcjonalne. W ich skład wchodzą: - układ bezpośredniego dostępu do pamięci (dwa kanały DMA), - asynchroniczny szeregowy interface komunikacyjny (dwa kanały ASCI), - taktowany szeregowy interface wejścia/wyjścia (pojedynczy kanał CSI/O), - programowany i przeładowywany układ odmierzania czasu (dwa kanały PRT). Tab.2. Tryby pracy kanału DMA0 Rodzaj transferu pamięć-pamięć pamięć-pamięć pamięć*-pamięć we/wy-pamięć pamięć-pamięć pamięć-pamięć pamięć*-pamięć we/wy-pamięć pamięć-pamięć* pamięć-pamięć* pamięć-we/wy pamięć-we/wy *układ we/wy w przestrzeni adresowej pamięci. Inkrementacja/dekrementacja adresu SAR0+1, DAR0+1 SAR0-1, DAR0+1 SAR0 bez zmian, DAR0+1 SAR0 bez zmian, DAR0+1 SAR0+1, DAR0-1 SAR0-1, DAR0-1 SAR0 bez zmian, DAR0-1 SAR0 bez zmian, DAR0-1 SAR0+1, DAR0 bez zmian SAR0-1, DAR0 bez zmian SAR0+1, DAR0 bez zmian SAR0-1, DAR0 bez zmian. Kontroler kanału DMA0 wspiera kilkanaście wariantów szybkiego transferu danych wewnątrz. 2/5.

(3) www.pwt.et.put.poznan.pl. pamięci oraz pomiędzy pamięcią a układami wejścia/wyjścia, z uwzględnieniem układów lokowanych w przestrzeni adresowej pamięci (tab. 2) i obu układów ASCI. Kanał DMA0 operuje w przestrzeni adresowej 1MB przy współpracy z pamięcią i w obszarze 64kB dla układów wejścia/wyjścia. Transfer danych moŜe być prowadzony w trybie ciągłym lub przeplatanym, gdy po przesłaniu kaŜdego bajtu kontroler DMA zwalnia szynę danych na jeden cykl maszynowy CPU. Kanał DMA1 ma niŜszy priorytet i funkcje ograniczone do obustronnej wymiany danych pomiędzy pamięcią a układami wejścia/wyjścia [3]. Asynchroniczny szeregowy interface komunikacyjny ASCI dysponuje dwoma w pełni niezaleŜnymi nadajnikami/odbiornikami typu UART, wyposaŜonymi w podzbiór linii modemowych i prowadzącymi odrębne transmisje full-duplex dla 7- lub 8-bitowych słów danych, z moŜliwością programowania 9-go bitu przy komunikacji wieloprocesorowej. Oba kanały ASCI mogą pracować z zegarem wewnętrznym i programowaną szybkością transmisji lub z zewnętrznym sygnałem taktującym. Błędy parzystości, ramki i przepełnienia odbiornika są po detekcji sygnalizowane przez ustawienia bitów kontrolnych w rejestrze statusu i przez zgłoszenie odblokowanego przerwania. Układ ASCI zgłasza przerwanie równieŜ po wykryciu narastającego zbocza sygnału na wejściu /DCD0 i standardowo po opróŜnieniu nadajnika lub skompletowaniu ramki w odbiorniku [1,3,4]. Szeregowy port CSI/O, taktowany zegarem wewnętrznym lub zewnętrznym, jest przeznaczony do prowadzenia szybkiej transmisji synchronicznej typu half-duplex i szczególnie przydatny dla komunikacji wieloprocesorowej. Dwa programowalne 16-bitowe układy czasowe PRT zliczają impulsy o częstotliwości sygnału zegarowego mikroprocesora, podzielonej przez 20. Zawartość timerów jest dekrementowana i moŜe być przechwycona dla bieŜącego odczytu. Po osiągnięciu stanu zerowego następuje automatyczne przeładowanie wartości początkowej i przejście do kolejnego cyklu zliczania, sygnalizowane przerwaniem. Układ PRT1 posiada zewnętrzne wyjście TOUT, ustawiane w stanie niskim, wysokim lub zanegowanym przy przejściu stanu rejestru danych timera przez zero. Pozwala to na programowanie parametrów generowanego sygnału PWM. Zasoby wewnętrzne mikroprocesora Z80180 mogą być ponadto wprowadzone w stany HALT i IOSTOP (zatrzymanie pracy układów wejścia/wyjścia), a takŜe w oszczędnościowy tryb uśpienia SLEEP i zapewniający najmniejszy pobór mocy tryb SYSTEM STOP [1,3,4]. 3. WYMAGANIA DLA MODUŁU Z80180 Znaczny stopień złoŜoności wewnętrznej mikroprocesora Z80180 oraz róŜnorodność moŜliwości programowania jego pracy (tryby pracy, sekwencje sterujące, wektory przerwań, funkcje. PWT 2005 - POZNAŃ 8-9 GRUDNIA 2005. niektórych wyprowadzeń) i gospodarowania zasobami podnoszą rangę etapu uruchamiania kontrolowanych przez wymieniony procesor systemów. Wśród środków wspomagających uruchamianie systemów mikroprocesorowych w warunkach laboratoryjnych na szczególną uwagę zasługują rozwiązania z emulatorami pamięci, zarządzanymi z poziomu nadrzędnego komputera PC. Wprowadzenie sprzętowego emulatora do systemu modułowego (rys.2) umoŜliwia jego wykorzystanie do testowania róŜnych typów mikroprocesorów, włącznie z mikroprocesorami jednoukładowymi, zwykle zdolnymi do pobierania rozkazów z zewnętrznej pamięci programu. Magistrala systemowa. Moduł CPU. Emulator pamięci. Moduł kontrolny. Mikrokomputer PC. Rys.2. Schemat funkcjonalny modułowego systemu mikroprocesorowego z emulatorem pamięci W przypadku mikroprocesorów współpracujących standardowo z szyną systemową i wyposaŜonych w mechanizm pracy krokowej, takich jak Z80180, praca w uruchomieniowym środowisku sprzętowym opartym na magistrali dostarcza wiele cennych informacji. Skłania to do opracowania moŜliwie uniwersalnego modułu, ułatwiającego konfigurowanie i uruchamianie systemów z jednostką centralną Z80180. Przewidywana rola i miejsce modułu w laboratoryjnym systemie mikroprocesorowym prowadzą do sformułowania następujących wymagań projektowych: - moŜliwość pracy krokowej lub ciągłej mikroprocesora, - kontrola pracy modułu na poziomie testowania funkcjonalnego, - obserwacja stanu modułu na zasadzie monitorowania wybranych linii, - moŜliwość konfigurowania programowo multipleksowanych wyprowadzeń procesora w celu pełnego wykorzystania jego zasobów sprzętowych, - buforowanie magistrali adresowej, danych i sterującej, - zwolnienie magistrali systemowej na Ŝądanie /BUSREQ, - minimalizacja liczby układów buforowych i sterujących, niezbędnych dla bezpiecznej współpracy jednostki Z80180 z magistralą, - zasilanie modułu przez złącza systemowe, - zerowanie modułu przez złącze systemowe i złącze uŜytkownika,. 3/5.

(4) www.pwt.et.put.poznan.pl. -. -. -. wyprowadzenie portów szeregowych ASCI1, ASCI0, CSI/O na złącze uŜytkownika, moŜliwość korzystania z sygnałów portów szeregowych na poziomie TTL lub RS 232C, moŜliwość ustawienia potwierdzeń w grupie sygnałów modemowych ASCI na stałe w obrębie modułu, moŜliwość konfigurowania dekodera adresów układów wejścia/wyjścia (dekodowanie niepełne) w obrębie modułu, przejrzystość tworzonej struktury logicznej, zamieszczenie opisów konfiguracyjnych na płycie modułu, mała obciąŜalność linii w obrębie modułu, mały pobór mocy, format modułu zgodny z standardem EUROCARD.. złącza oraz translację poziomów napięć do standardu RS232C. W szczególności pozwalają one na: - określanie funkcji linii CKA0/DREQ0 i wybór standardu transmisji w kanale ASCI0, - określanie przeznaczenia linii CKA1/TEND0 i wybór standardu transmisji w kanale ASCI1, - określanie przeznaczenia linii CKS i RXS/CTS1 w kanale CSI/O, - określanie funkcji linii A18/TOUT. Złącze systemowe. Konf.. PWT 2005 - POZNAŃ 8-9 GRUDNIA 2005. DREQ1 TEND1. WAIT RFSH HALT. 4. CHARAKTERYSTYKA MODUŁU Z MIKROPROCESOREM Z80180 Zaprojektowany w oparciu o przedstawione wymagania moduł narzędziowy składa się z mikroprocesora Z80180 i układów towarzyszących. Są one odpowiedzialne za: - buforowanie wyprowadzeń mikroprocesora od strony magistrali systemowej, - buforowanie portów ASCI i CSI/O od strony złącz uŜytkownika, - zapewnienie translacji poziomów TTL/RS232C i RS232C/TTL w kanałach transmisji szeregowej, - dekodowanie adresów układów wejścia/wyjścia, - sprzętowe konfigurowanie linii sygnałowych multipleksowanych programowo, - zerowanie pakietu i systemu, - monitorowanie wybranych linii. Układy buforowe umiejscowione od strony złącza systemowego (rys.3) pełnią funkcję wzmacniaczy prądowych, zapewniających poprawne sterowanie linii adresowych, linii danych i linii sterujących przy zwiększonym obciąŜeniu magistrali lub większej częstotliwości sygnału zegarowego mikroprocesora. Po odebraniu przez procesor Ŝądania dostępu do magistrali, wystawionego przez zewnętrzny sterownik DMA, układy te wchodzą w stan wysokiej impedancji. Kierunek przepływu danych przez bufor szyny danych jest dynamicznie przydzielany za pośrednictwem układu sterującego DIR. Linie /DREQ1 (Ŝądanie obsługi zgłaszane przez zewnętrzny układ wejścia/wyjścia nadzorowany przez kanał DMA1) i /TEND1 (sygnał zakończenia transmisji wystawiany przez kanał DMA1) są konfigurowane przez uŜytkownika pod kątem wyboru aktywnego złącza. Konfigurator wyprowadzeń /INT2, ST i E umoŜliwia przydział tych linii do wybranych linii uŜytkownika na złączu systemowym. Dekoder adresu pozwala na przydział adresów dla ośmiu układów wejścia/wyjścia. Układy umieszczone po stronie złącz uŜytkownika zapewniają monitorowanie stanu mikroprocesora i jego zabezpieczenie, konfigurowanie współdzielonych lub dwukierunkowych linii wyprowadzanych na. Złącze uŜytkownika. Konf. Bufor. INT2 ST E. Bufor. Φ. NMI INT0 INT1 INT2 WAIT BUSA ST HALT M1 P3-0. BUSREQ Ster. HZ. Ukł. mon.. BUSACK RESET. Z80180 Bufor. Bufor Ster. DIR. Bufor. NMI INT0 INT1 M1 MREQ IORQ RD WR. RTS0 CTS0 DCD0. ASCI0 Bufor Konf. RS 232. D7-0. Dekoder adr. Bufor A18/TOUT. Bufor. TxA0 RxA0 CKA0/ DREQ0. A19-0. TxA1 RxA1 CKA1/ TEND0. ASCI1 Bufor Konf. RS 232. TxS. CSI/O. RXS/CTS1. Bufor Konf.. CKS. Rys.3. Schemat funkcjonalny modułu z mikroprocesorem Z80180 Ekspozycja stanów logicznych linii ST, /HALT i /M1 na płycie czołowej modułu pozwala na wygodne monitorowanie stanu mikroprocesora przy aktywizacji trybu pracy krokowej (tab.3). Podczas pracy w tym trybie moŜna uzyskać wszystkie informacje o stanach ustalonych magistrali, występujących po uaktywnieniu sygnałów sterujących mikroprocesora w poszczególnych cyklach maszynowych (rys.4).. 4/5.

(5) www.pwt.et.put.poznan.pl. Dane te ujawniają przebieg komunikacji pomiędzy mikroprocesorem a pamięcią i układami wejścia/wyjścia oraz pozwalają wnioskować o ustawieniach niektórych rejestrów jednostki centralnej, nie obejmują natomiast wiedzy o zaleŜnościach czasowych pomiędzy sygnałami i stanach przejściowych w systemie.. mikroprocesora czy tworzenie testowych pętli programowych. Wejście procesora Z80180 w tryb IOSTOP moŜna przykładowo odróŜnić od wejścia w tryb HALT dzięki śledzeniu dowolnego peryferyjnego układu transmisji równoległej i obserwacji oscyloskopowej sygnału TOUT (rys.5). 5. WNIOSKI. Tab.3. Kody statusowe Z80180 ST 0 1 1. /WAIT 1 1 1. /M1 0 0 1. 0 0 1. X 0 0. 1 0 1. T1. T2. Tw. Wyjście CPU, cykl FETCH1 CPU, cykle FETCH2,3 CPU, cykle inne niŜ FETCH Operacja DMA Tryb HALT Tryby SLEEP i SYSTEM STOP. Tw. Tw. Tw. T3. Φ A19-0. D7-0. Adres. Dane. wejścia/wyjścia. wejściowe. WAIT IORQ RD Odczyt magistrali. Rys.4. Wykres czasowy cyklu odczytu układu wejścia/wyjścia z taktami oczekiwania. Magistrala systemowa. Moduł Z80180. Prezentowany moduł narzędziowy, wspomagający uruchamianie systemów mikroprocesorowych z jednostką centralną Z80180, jest w stosunku do typowych pakietów prototypowych rozwiązaniem o większych moŜliwościach funkcjonalnych i znacznej uniwersalności. Przedstawione rozwiązanie ma istotne zalety, do których przede wszystkim naleŜą: - moŜliwość wykorzystania modułu w systemach o róŜnej konfiguracji, - moŜliwość efektywnego i elastycznego wykorzystania wszystkich zasobów wewnętrznych mikroprocesora, z dostosowaniem współdzielonych funkcji do postawionego zadania włącznie, - moŜliwość kontrolowania stanu modułu i mikroprocesora, - łatwość konfigurowania modułu. Wymienione cechy zostały potwierdzone po wykonaniu modułu i jego zastosowaniach systemowych w ramach procesu dydaktycznego. Dzięki wprowadzeniu rozwiązań ułatwiających konfigurowanie i diagnostykę modułu pozwala on bowiem nie tylko na prezentację systemu o ustalonej strukturze, ale przede wszystkim na implementację róŜnych rozwiązań sprzętowych. W ten sposób omawiany moduł systemowy Z80180 moŜe ułatwiać: - uruchamianie systemów mikroprocesorowych z jednostką Z80180, - weryfikację oprogramowania w pracach badawczych, - wspomaganie projektowania systemów mikroprocesorowych (w tym niestandardowych aplikacji Z80180), - zrozumienie zasad funkcjonowania procesora i poszczególnych jego zasobów sprzętowych, - uzupełnienie danych literaturowych. SPIS LITERATURY 1.. Oscyloskop. Mikrokomputer PC. Rys.5. Schemat funkcjonalny systemu przy testowaniu trybów HALT i IOSTOP. 2. 3. 4.. Z80180 / Z180TM MPU. Microprocessor Solutions for Datacommunications and Computer Peripheral Applications. User’s Manual. Zilog 1989. Z180 Family. Questions and Answers. Zilog 1993. Z80180. Microprocessor Unit Product Specification. Zilog 2003. Z8018x. Family MPU User Manual. Zilog 2003.. MoŜliwości konfigurowania modułu z jednostką centralną Z80180 pozwalają na uruchamianie systemów równieŜ bez uciekania się do trybu pracy krokowej, poprzez wykorzystanie cech. PWT 2005 - POZNAŃ 8-9 GRUDNIA 2005. 5/5.

(6)