Niniejsza praca doktorska opisuje prace badawczo-rozwojowe nad elektroniką front-end dla detektorów śladowych w przygotowywanych eksperymentach fizyki wysokich energii. Praca doktorska opisuje dwa prototypowe układy elektroniki front-end do odczytu krzemowych detektorów pozycyjnych rozwijanych dla następnej generacji eksperymentów fizyki wysokich energii.
Pierwszym z omawianych układów elektronicznych jest układ nazwany ABCN-25. Jest on przeznaczony do odczytu krzemowych detektorów paskowych w detektorze S-ATLAS — rozbudowanej wersji detektora ATLAS, przystosowanej do warunków akceleratora Super-LHC (S-LHC). Taka elektronika front-end musi być przede wszystkim szybka przy niskim poborze mocy oraz odporna na wysokie dawki promieniowania. Prototypowy układ scalony ABCN-25 został zaprojektowany i wyprodukowany w technologii IBM 0.25μm. Indywidualny wkład autora w postaci projektów konwerterów cyfrowo-analogowych oraz wewnętrznego układu kalibracyjnego został szczegółowo przedstawiony.
Drugim z omawianych układów odczytowych jest układ scalony o nazwie roboczej AFRP. Jest on przeznaczony do sprawdzenia nowej technologii detektorów pikselowych, nazywanej Thin Film on ASIC (TFA), jako potencjalnej opcji dla detektorów wierzchołka przy akceleratorze CLIC. Niniejsza praca zawiera podsumowanie wkładu autora do projektu obwodów front-end układu scalonego AFRP oraz wyniki testów prototypowego układu scalonego i struktur TFA powstałych przez osadzenie sensora z krzemu amorficznego na prototypowym układzie AFRP.
This thesis describes the development of front-end electronics for readout of vertex and tracking detectors in future particle physics experiments. The author presents development of two types of readout architectures; one suitable for readout of Silicon Strip Detectors in the ATLAS Inner Detector Upgrade at Super-LHC (S-LHC), and second one for a new type pixel detectors, which potentially can be used at CLIC.
The design of the front-end circuitry for the ATLAS Inner Detector Upgrade, called ATLAS Binary Chip Next (ABCN-25), designed and manufactured in a 0.25um CMOS process is presented. Specific author's contributions to the development of this prototype readout chip are: design of the radiation resistant Digital-to-Analog Converters (DACs) and of the internal calibration circuitry are discussed in detail.
The Thin Film on ASIC (TFA) technology as a possible option for the vertex detector at CLIC is presented. The noise analysis and design of the front-end circuit is discussed in details. The demonstrator ASIC, called Amorphous Frame Readout Pixel (AFRP), composed of an array of 64 by 64 pixelized front-end electronics fabricated in 0.25μm CMOS process is described. The test results of complete TFA structures, comprising 10 um thick sensor samples deposited on a demonstrator chip are reported and discussed.
