Wykład VIII cd.
CMOS
2
Tranzystor MOSFET
ID
zero gdy VGS < VT VDS
VGS > VT Prąd źródło - dren zaczyna płynąć dopiero gdy wytworzy się warstwa inwersyjna, tzn.
gdy VGS > VT
FET – symbole graficzne
Zubożenie i wzbogacenie
CMOS
Układy CMOS zawierają komplementarne pary wzbogacanych ("normalnie wyłączonych") tranzystorów n-MOS oraz p-MOS.
Symbole graficzne oraz charakterystyki tych tranzystorów:
Przy napięciu UGS = 0 żaden tranzystor nie przewodzi
CMOS
Podstawowym układem CMOS jest układ inwertera:
Dodatni biegun napięcia zasilającego +UDD jest przyłączony do źródła S tranzystora p-MOS (oznaczonego symbolem Tp), podczas gdy źródło S tranzystora n-MOS (oznaczonego symbolem Tn) jest na masie. Końcówki drenów D obu tranzystorów są połączone razem i tworzą wyjście układu.
CMOS
Gdy napięcie wejściowe UI = UGS jest równe 0, wtedy tranzystor Tn jest wyłączony. Dla tranzystora Tp napięcie UGS = UI - UDD ≅ - UDD , a zatem Tp jest włączony. Napięcie wyjściowe jest równe napięciu UDD , co oznacza stan 1.
Gdy napięcie wejściowe jest dostatecznie duże (dodatnie), co oznacza stan 1, wtedy tranzystor Tn jest włączony, a tranzystor Tp jest
wyłączony. Napięcie wyjściowe jest praktycznie równe 0V, co oznacza stan 0.
Podstawową zaletą układów CMOS jest znikomy pobór mocy, który występuje wyłącznie podczas przełączania.
CMOS – charakterystyka przejściowa
Podstawową zaletą układów CMOS jest znikomy pobór mocy, który występuje wyłącznie podczas przełączania.
Piksele CMOS APS (Active Pixel Sensor)
Każda komórka ma 4 porty: zasilanie drenu VD, zerowanie, selekcja wiersza i kolumny. Chwilowe zerowanie polaryzuje diodę w kier.
zaporowym napięciem VD. Po wyłączeniu zerowania fotodioda rozładowuje się proporcjonalnie do oświetlenia. Po ekspozycji
tranzystor T1 włącza się i przez T2 płynie prąd ładowania ostatniego kondensatora T3, znajdującego się na końcu wiersza. Napięcie jest próbkowane i odpowiada ładunkowi traconemu przez diodę w czasie ekspozycji.
