Atak synchronizacyjny

Analiza zmiennych dynamicznych p_c − qc z rysunku 4.9 potwierdza wykrycie trojanów sprzętowych testem 0-1 do detekcji chaosu. Na rysunku 4.10 przedstawiono wyniki testu 0-1 do wykrycia progu wartości krytycznej dla częstotliwości źródła.

Zmiana wartości rezystora R1 w obwodzie na rysunku 4.7 dokonywana jest przez zwięk-szenie wartości rezystancji w każdym cyklu przygotowania danych na potrzeby weryfikacji testem 0-1. Otrzymane wartości K mogą zostać użyte do określenia progu wartości rezystora dla które następuje utrata właściwości chaotycznych generatora LMT. W badaniach symu-lacyjnych dla każdej nowej wartości częstotliwości źródła oraz wartości rezystancji tworzony jest nowy wektor obserwacji {Nk} dla celów testu 0-1.

Bezpieczeństwo obwodów drukowanych jest obecnie jednym z kluczowych wyzwań dla kompleksowego bezpieczeństwa sprzętowego systemów wbudowanych [1]. Obwody chaotyczne stosowane jako generatory wartości zalążkowych nie były do tej pory analizowane w literaturze pod kątem podatności na oddziaływanie trojanów sprzętowych. Weryfikacja poprawności ich działania odbywa się podczas etapu testowania w idealnych warunkach laboratoryjnych [14].

Znane badania laboratoryjne do tej pory nie podejmowały analizy konsekwencji modyfika-cji struktury obwodów na różnorodność generowanych sekwenmodyfika-cji zalążkowych. W idealnych warunkach testowych obwód chaotyczny będzie zachowywał się prawidłowo. Dopiero jego montaż w urządzeniu docelowym może zostać powiązany z jednoczesnym umieszczeniem jed-nego z opracowanych trojanów sprzętowych lub aktywacji trojanu wcześniej zintegrowajed-nego z obwodem drukowanym PCB. Omówione nowe modele trojanów sprzętowych świadczą o konieczności opracowania takich koncepcji generatorów zalążkowych, które będą wykazywać odporność na ataki dokonywane bezpośrednio w warstwie sprzętowej.

4.4.2 Atak synchronizacyjny

Systemy wbudowane obsługujące jednocześnie wiele procesów kryptograficznych wyma-gają zastosowania kilku niezależnych źródeł zalążkowych dla generatorów pseudolosowych w warstwie sprzętowej. Zastosowanie tego samego generatora zalążkowego i użycia tej samej war-tości bitów w każdym z procesów tworzenia warwar-tości inicjującej dla identycznych generatorów pseudolosowych powoduje krytyczny problem bezpieczeństwa polegający na generacji takich samych sekwencji losowych. Aby uniknąć takich zagrożeń należy zastosować klika niezależnych generatorów zalążkowych. Zastosowanie niezależnych generatorów o różnej budowie, wykorzy-stujących różne zjawiska losowości może wiązać się z problemami wynikającymi z ograniczeń technologicznych przy implementacji i integracji z systemem wbudowanym. Generatory war-tości zalążkowych mogą różnić się rozmiarem, sposobem zasilania, oraz dodatkowymi spe-cyficznymi czynnikami. Nie bez znaczenia pozostaje również kwestia szybkości generowania sekwencji binarnej. Poszczególne zjawiska fizyczne mogą cechować się różna szybkością

za-4.4.2 Atak synchronizacyjny 61

chodzenia procesów co może przekładać się na spowolnienie procesu kryptograficznego. Jest to dodatkowy czynnik jaki musi być brany podczas projektowania systemu bezpieczeństwa.

Aby czas tworzenia sekwencji zalążkowych nie różnił się między poszczególnymi procesami kryptograficznymi, konieczne jest zastosowanie takich samych lub podobnych źródeł entropii.

Przykładem takim są dwa niezależne obwody Chua, które ze względu na dużą wrażliwość na warunki początkowe generują różne sekwencje chaotyczne. Kształty sygnałów chaotycznych będą podobne ale uzyskane wartości dla takich samych wartości czasu będą różne. Zasto-sowanie jednej z metod synchronizacyjnych powoduje, że analogowe obwody chaotyczne po ustalonym czasie początkowym zaczynają generować identyczne sygnały chaotyczne [70]. W dalszym etapie przekłada się to na generowanie takich samych chaotycznych sekwencji bitów.

Jedną z najprostszych metod synchronizacyjnych jest zastosowanie wtórnika napięciowego łą-czącego odpowiadające sobie węzły w dwóch obwodów. Znane metody synchronizacyjne mogą stanowić podstawę dla opracowania skutecznych ataków sprzętowych powielających wartości zalążkowe dla generatorów PRBG. Na rysunku 4.11(a) przedstawiony jest schemat ataku syn-chronizacyjnego oraz jego konsekwencje. Rozpatrywany przypadek zakłada sytuację, w której ograniczenia sprzętowe lub finansowe wymusiły zastosowanie trzech identycznych generatorów pseudolosowych. Generowanie odmiennych sekwencji losowych w tym przypadku możliwe jest przez użycie różnych wartości zalążkowych w procesie inicjacji. Zakłada się, że IPCore kryp-tograficzny wymaga trzech niezależnych i różnych sekwencji losowych. Ze względu na warunki początkowe oznaczone jako W P (A), W P (B), W P (C) każdy obwód Chua generuje niezależ-ną sekwencję bitów chaotycznych (rysunek 4.11(b)). Zestaw komparatorów formuje niezależne sekwencje bitów chaotycznych, które następnie wykorzystywane są do inicjacji trzech genera-torów P RBG₁. W urządzeniu mobilnym zostają generowane różne sekwencje losowe N_A, N_B oraz NC. Uzyskane sekwencje losowe mogą zostać używane w systemie wbudowanym np. jako klucze sesyjne. Jest to typowy przykład przedstawiający jak z jednej struktury generatora pseudolosowego można w tym samym czasie uzyskać kilka niezależnych ciągów losowych.

Rozwiązanie takie należy poddać ocenie pod kątem podatności na działania trojanów sprzętowych. Badania dotyczące obwodów chaotycznych dotyczą aspektów możliwej synchro-nizacji niezależnych generatorów chaotycznych [70]. Zagadnienie synchrosynchro-nizacji do tej pory nie było rozpatrywane w kontekście bezpieczeństwa sprzętowego obwodów chaotycznych uży-wanych jako niezależne źródła zalążkowe. Dla rozpatrywanego przypadku zakłada się wprowa-dzenie trojanu jako wtórnika napięciowego, powodującego powielenie takiej samej sekwencji bitów w każdym z procesów kryptograficznych (rysunek 4.11(c)). W konsekwencji uzyskiwany jest identyczny ciąg losowy NA. Skutkiem takiego ataku jest powielenie generowania takich samych kluczy w systemie co stanowi rażące naruszenie bezpieczeństwa.

4.4.2 Atak synchronizacyjny 62

Obwód Chua

WP(A)

Matryca FPGA '010100'

'000100'

'011100' Trojan

Sprz
towy

'010100'

'010100'

'010100'

Urz dzenie mobilne Analogowe

generatory chaotyczne

Zwen^trzne obwody drukowane F_p

F_p

F_p

Zestaw Komparatów

IPcore kryptogra^czny PRBG₁

PRBG₁

PRBG₁ Obwód Chua

WP(B)

Obwód Chua

WP(C)

NC

N_B NANA

N_A

NA

(a)

(b)

(c)

Rysunek 4.11: Skutki synchronizacji chaotycznych źródeł zalążkowych w inicjacji

generatorów pseudolosowych. Wykresy V (v2) oraz V (bity1) dotyczą napięć w obwodzie z rysunku 4.6.