Rekonfigurowalny obwód Chua

z wykorzystaniem matrycy FPAA firmy Anadigm odbywa się przy użyciu oprogramowania AnadigmDesigner dostarczonego przez producenta układów. Jest to intuicyjne narzędzie EDA wspomagające proces projektowania. Inżynier ma możliwość operowania na stosunkowo naj-wyższym poziome abstrakcji jakim są następujące bloki funkcyjne: wzmacniacze operacyjne, układy mnożące, integratory, komparatory źródła odniesienia, układy sumujące. Pakiet po-siada wbudowany symulator do testowania projektowanych układów. W celu automatyzacji procesu projektowania filtrów producent zapewnia pakiet AnadigmFilter, który umożliwia projektowanie filtrów analogowych w technice SC poprzez wybór typu filtru, użytej aproksy-macji oraz typowych parametrów. Projektowanie układów analogowych w reprogramowalnych matrycach analogowych FPAA możliwe jest z użyciem języka ANSI C oraz środowiska progra-mistycznego MS Visula Studio. Wybór metody projektowania zależy od specyfiki docelowego przeznaczenia i głównych założeń. Z uwagi na badawczy charakter pracy, nastawiony na opra-cowanie hybrydowego modelu prototypowego, użyto środowiska AnadigmDesigner. Dla celów naukowych oraz badawczo-wdrożeniowych producent zapewnia płytę testową posiadająca zin-tegrowaną matrycę FPAA.

Nie wszystkie układy analogowe mogą zostać zrealizowane w strukturze konfigurowalnych bloków analogowych. W procesie projektowania istotne jest aby dokonać podziału struktu-ry całego systemu na elementy najistotniejsze dla bezpieczeństwa. Taki podział pozwala na dokonanie oceny możliwości realizacji wybranych elementów struktur reprogramowalnych. Z pośród rozpatrywanych w pracy analogowych generatorów chaotycznych tylko generator LMT ze względu na specyfikę swojego działania i brak równań różniczkowych dla jego modelu nie nadaje się do realizacji w matrycy FPAA [69].

5.4.2 Rekonfigurowalny obwód Chua

Analogowy chaotyczny obwód Chua został przedstawiony w rozdziale 4.4.1 pod kątem podatności na trojany sprzętowe montowane w obwodach drukowanych PCB. Wykazano, że obwód w takiej postaci jest podatny na nieautoryzowane zmiany których dokonanie skutkuje utratą właściwości chaotycznych sygnału. Zabezpieczeniem przed atakami na wybrane ele-menty obwodu z rysunku 4.5 jest realizacja generatora Chua jako układu scalonego [9]. Ze względu na zwiększone nakłady finansowe takiego projektu oraz złożoną strukturę układu sca-lonego możliwości jego zastosowania są ograniczone do wąskiej grupy projektantów. Dodatko-wym ograniczeniem jest wzrost nakładów finansowych związanych z produkcją układu ASIC.

Realizacja obwodu Chua w technologii CMOS dodatkowo wymaga wykorzystania układów symulowanej indukcyjności eliminującej konieczność użycia cewek dodatkowo zwiększających powierzchnię układu [9]. Ograniczenia te sprawiają, że analogowe generatory chaotyczne dla potrzeb kryptografii sprzętowej wytwarzane są częściej jako klasyczne obwody drukowane.

Za-5.4.2 Rekonfigurowalny obwód Chua 80

Rysunek 5.3: Implementacja układu równań opisujących obwód Chua w środowisku AnadigmDesigner dla matrycy FPAA.

grożenia wynikające z podatności na wprowadzanie i oddziaływanie trojanów sprzętowych nie były analizowane w [14]. Biorąc pod uwagę wyniki omówione w rozdziale 4.4.1 konieczne jest zaadaptowanie architektury sprzętowej, która pozwalałaby na realizację analogowego genera-tora chaotycznego zabezpieczoną przed nieautoryzowanymi zmianami w strukturze obwodu drukowanego. Ze względów ekonomicznych oraz skrócenia czasu projektowania zastosowanie układów ASIC nie jest optymalne. Do rozwiązań, które nadają się do adaptacji na potrzeby hybrydowego generatora chaotycznego należą badania z [82] i [83]. Badania te były prowa-dzone niestety tylko pod kątem oceny możliwości realizacji wybranych układów chaotycznych w matrycach FPAA i nie były odnoszone do aspektów bezpieczeństwa sprzętowego. Na po-trzeby pracy zaadaptowano rozwiązanie z [83] przystosowując je na popo-trzeby generatora cha-otycznego oraz nowszej architektury matrycy AN231E04. Zastosowanie pojedynczej matrycy uniemożliwia zintegrowanie w projekcie komparatora jako funkcji formującej sekwencję bitów chaotycznych. W odróżnieniu od [83] obwód Chua został zaprojektowany w oparciu o dwie matryce FPAA. Dla układów o wyższym poziomie złożoności konieczne jest połączenie ka-skadowe kilku matryc zwiększając tym samym dostępne zasoby sprzętowe. Eksperymentalnie stwierdzono, że możliwe połączenie jest do pięciu matryc jednocześnie. Zastosowanie dwóch matryc pozwoliło na dodatkową integrację z obwodem komparatora.

5.4.2 Rekonfigurowalny obwód Chua 81

Moduł analogowy został zaprojektowany w oparciu o następujący układ równań opisujący klasyczny obwód Chua z diodą nieliniową w postaci wielomianowej [83]:

x⁰ = 2, 4y + 2, 7x − 3, 925x³ (5.1)

y⁰ = 4, 167x − y + 7, 083z (5.2)

z⁰ = −2, 099y (5.3)

Środowisko AnadigmDesigner pozwala na bezpośrednią implementację powyższego układu równań przy użyciu bloków funkcyjnych: integratorów, sumatorów, wzmacniaczy, układów mnożących wraz z odpowiednio dobranymi wartościami parametrów [83]. Na rysunku 5.3 zaprezentowano własną implementację układu równań. Układ oznaczony jako FPAA1 zawie-ra implementację pierwszego równania dla zmiennej x. Zastosowano blok integzawie-ratozawie-ra, trój-wejściowy wzmacniacz sygnałów, wzmacniacz pomocniczy oraz dwa analogowe układy mno-żące. W układzie oznaczonym jako FPAA2 zaprojektowano drugie i trzecie równanie oraz dodatkowo użyto blok komparatora do przekształcania chaotycznego sygnału ciągłego na se-kwencję bitów chaotycznych. Użyto dwa integratory realizujące równania y i z oraz zestaw wzmacniaczy operacyjnych z parametrami wartości równań. Łączność między matrycami w fizycznym układzie dokonywana jest przez połączenia wskazanych pinów każdego z układów.

Należy podkreślić, że propozycja zintegrowania komparatora z matrycą FPAA2 uniemożliwia przeprowadzenie ataku z rysunku 4.6(b) w rozdziale 4.4.1 zmieniającego wartość napięcia for-mującego ciąg bitów chaotycznych. Jako wartość progową w komparatorze wybrano 0,7 V.

Rysunek 5.4: Chaotyczna sekwencja bitów z komparatora dla zmiennej y.

5.4.2 Rekonfigurowalny obwód Chua 82

Dodatkowo struktura układu scalonego nie pozwala na dokonanie ataków przy użyciu trojanów sprzętowych w taki sam sposób jak pokazano na rysunku 4.6(c). Zastosowanie re-programowalnych matryc analogowych z jednej strony zapewnia poziom bezpieczeństwa taki jak w przypadku układu ASIC, przy jednoczesnym obniżeniu kosztów projektowych. Do uzy-skania chaotycznej sekwencji bitów użyto sygnału y. Rysunek 5.4 przedstawia zarejestrowaną chaotyczną sekwencję bitów. Dodatkowo na rysunku 5.5 przedstawiono sygnały chaotyczne uzyskane dla zmiennych x, y oraz z. Uzyskana sekwencja bitów chaotycznych nie gwarantuje dużej różnorodności wartości inicjujących dla generatora pseudolosowego. Nadmiar bitów o wartości 0 wymaga dodatkowego zastosowania korekcji von Neumanna, co dodatkowo spowol-niłoby proces rejestracji. Ze względu na dużą miniaturyzację obwodu Chua rozwiązanie takie nadaje się do bezpośredniego montażu powierzchniowego w obwodzie drukowanym. Możliwość oddziaływania ze strony trojanów sprzętowych zostaje znacząco zminimalizowana. Małe roz-miary modułu analogowego pozwalają na jego łatwe połączenie z cyfrowym układem FPGA.

Zakładając realizację systemu wbudowanego opartego na matrycy FPGA, rozszerzenie war-stwy sprzętowej o dodatkowy moduł będzie mało inwazyjne dla urządzenia mobilnego. Jeśli moduł analogowy stanowiłby część rozwiązania mieszanego programowo-sprzętowego wówczas układ FPGA może pełnić rolę systemu transmitującego bity chaotyczne z matrycy FPAA do warstwy programowej. Dla tego przypadku proces tworzenia hybrydowej sekwencji chaotycz-nej przenoszony jest do rozwiązań typowo programowych, w których warstwa sprzętowa pełni rolę tylko części wspomagającej.

5.4.2 Rekonfigurowalny obwód Chua 83

(a)

(b)

(c)

Rysunek 5.5: Przebiegi sygnałów chaotycznych, kolejno x, y oraz z, dla układu Chua realizowanego na dwóch matrycach FPAA.

5.5.2 Odporność parametrów generatora cyfrowego 84