W niektóiych przypadkaoh wstępny wybór określał 2 lub 3 warianty poszozególnyoh układów. W tych przypadkach projekto
wano alternatywne rozwiązania i przeprowadzano badania porów
nawcze, w celu wybrania wariantu najlepszego.
Wybrany ostatecznie wariant układu podlegał szczegółowemu projektowaniu i optymalizaoji na drodze obliczeń i badań la
boratoryjnych. W projektowaniu stosowano metodę najgorszego przypadku, a w badaniach metodę prób marginesowych.
Kontrola układów była wieloetapowa:
Pierwszy etan - badania laboratoryjne poszozególnyoh ukła
dów, polegające na sprawdzeniu zgodnośoi układów z założonymi parametrami i na próbach marginesowych napięć zasilania oraz temperatur otoczenia.
Drugi etap - badania pilota zespołu, mające na celu ooenę wzajemnej współpraoy układów w ramaoh zespołu. Chodziło tu zarówno o sprawdzenie postulowanej szybkośoi działania zespo
łu układów jako całośoi, jak również dokonanie wstępnej oce
ny odporności układów na zakłócenia w warunkach realizacji przez układy pełnego cyklu pamięciowego.
W badaniach tych blok nośnika informacji symulowano w kil
ku wariantach:
24
-W pierwszym wariancie był to jeden rdzeń, w którego uzwoje
nie wtrącone były elementy o stałych skupionych L i C, symu
lując parametry przewodów wybierania i przewodów zakazu w blo
ku. W następnej wersji symulacji zrealizowano fragmentaryczny model ramki do oceny sygnałów przeników z uzwojeń zakazu i wy
bierania na przewód odczytu. W trzeciej wersji symulacji z bloku użyto zespół 128 rdzeni połączonych tak, aby przy odozy-
cie symulować najgorszy przypadek zapisu kombinacji zer i je
dynek w polu 4096 rdzeni obejmowanych wspólnym uzwojeniem od
czytu.
Pilot modelu zespołu był poddawany również badaniom tempe
raturowym i marginesowym napięć zasilających. W toku badań pi
lota wypracowano zasady okablowania zespołu oraz rozprowadze
nia napięć zasilających i szyn ziemi.
Trzeci etap - badania układów wykonanych w wersji pakieto
wej techniką obwodów drukowanych. Były to badania typu i bada
nia wyrobu na zgodność z odpowiednimi warunkami technicznymi.
Dalsze badania układów przeprowadzono już w ramach badań modelu, a następnie prototypu pamięci.
Wyniki badań układów pilota modelu, a następnie modelu i prototypu pamięci przyniosły pełne potwierdzenie osiągnięoia założonych parametrów,
W toku badań modelu i prototypu pamięci stwierdzono również wysoką niezawodność układów. Wielogodzinne badania i próby, z których część przebiegała w granicznych warunkaoh klimatycz
nych, nie ujawniły żadnych uszkodzeń w ozasie pracy.
Parametry określające szybkość działania poszczególnych układów podano w tabeli.
25 1 Rejestr adresu z dekode
rem adresu 1700 150
2 Układy wybierania /klu
cze adresowe/ 700 50 80
3 Układy pobudzania /gene
rator impulsów prądowych/ 600 50 50
4 Układy odozytu 400 100
-5 Rejestr informacji 1000 100
-6 Układy zapisu 750 80 50
6 . ORGANIZACJA FUNKCJONALNA PAMIĘCI
Opisane w rozdziale 4 układy elektroniczne można połączyć w następujące grupy funkojonalne:
• układy adresowe,
• układy informacji,
• układy sterowania,
• układy kontroli informacji.
Poprzez te układy informacja z maszyny cyfrowej przesyłana jest do bloku nośnika informacji i wyprowadzana na zewnątrz.
Chwilę rozpoczęcia każdej mikrooperacji i jej rodzaj okreś
lają impulsy podane na jedno z wejść s1 -f s4H układu sterowa
nia /rys. 3/. Znaczenie funkcjonalne tych impulsów jest nastę
pujące:
K
V artykule wprowadzono jednakowe oznaczenia dla przebiegów impulso
wych, dla wejść lub wyjść z pamięci, na których te przebiegi wystę
pują oraz dla realizowanych mikrooperacji.
26
-s1 - odczyt/regeneracja s3 - kasowanie/zapis s2 - odczyt/stop s4 - stop/zapis
Mikrooperacje s2 i s4 są wzajemnie uzależnione i mogą być realizowane tylko w podanej kolejnośoi. Układ sterowania wy
konuje operacje logiczne sumy, iloczynu i opóźnienia na impul
sach sterujących s1 7 s4 i generuje szereg wewnętrznych pomoc
niczych impulsów sterująoyoh poszczególnymi fazami wykonywa
nych mikrooperaoji.
Zależności funkcjonalne tych impulsów od sygnałów podawa
nych na odpowiednie wejścia pamięci są następujące:
z = s1 + s2 + s3 + s4 - zerowanie rejestru informacji M = s3 + s4 - zezwolenie na wpisanie do re
jestru nowej informacji z maszy
ny cyfrowej
A = s1 + s2 + s3 - zezwolenie na wpisanie nowego adresu do rejestru adresowego D - argument określający czas włączania źródła prądów adreso
wych /indeks o - faza odczytu, indeks z - faza zapisu/
DQ = s1 + s2 + s3 D = s1 + s2 + s3 + s4Z
E - argument określający czas włączania kluczy adresowych E Q = s1 + s2 + s3
E z = s1 + s2 + s3 + s4
G - argument określający czas włączenia kluczy zakazu przy zapisie lub regeneracji. Cyfra przed symbolem tego impul
su oznacza numer odpowiedniego podbloku nośnika informa
cji ________
1G = (s1 + s2 + s3 + s 4 ) , (r12 + r13) 2G = (s1 + s2 + s3 + s4 ) . (r12 + r13)
27
-JG = (s1 + s2 + s3 + s4) . (r12 + r1j) 4G = (s1 + s2 + s3 + s4) . (r12 + rl?) gdzie r - impulsy wejściowe rejestru adresu
C - dodatkowy argument określający czas włączenia kluczy za
kazu przy pracy z tzw« PWD /"post write disturb"/. Cyfra przed symbolem tego impulsu oznaoza numer odpowiedniego podbloku nośnika informacji
Pod względem logicznym impulsy te są analogicznie genero
wane jak impulsy sterujące 1G 4G. Różnią się od nich je
dynie parametrami ozasowymi.
F - strobowanie sygnału odozytu.
Cyfra przed symbolem tego impulsu oznacza numer odpowied
niego podbloku nośnika informacji 1F = (s1 + s2 + sj) • (r12 + r13) 2F = (s1 + s2 + s3) • (r12 + r13) 3F = (s1 + s2 + s3) » (r12 + r13) 4F = (s1 + s2 + s3) • (r12 + r13)
Układy adresowe wykonują operaoję dekodowania stanów poda
nych na wejśoia rO ■? r1 3 * W rezultaoie włączone zostają klu
cze adresowe jednego z 64 wierszy X i jednej z 64 kolumn Y jednego z 4 podbloków nośnika informacji. W ten sposób przy
gotowane zostają obwody prądowe słowa, na którym ma być wyko
nana mikrooperacja pamięciowa. Pod wpływem prądów wzbudzają
cych wybrany wiersz i kolumnę odpowiedniego podbloku nośnika informacji następuje przełączenie rdzeni pamięciowych, w któ- ryoh uprzednio zapisana była "1". Na wyjściu uzwojeń odozytu pojawiają się odpowiedzi rdzeni pamięciowych w postaci uży- tecznyoh sygnałów napięciowych oraz zakłóceń. Doprowadzone są one na wejśoie przedwzmaoniaozy odozytu Y P układów informa
cji. Przy odczycie układy informaoji wzmacniają sygnały odozy
tu do poziomu standardowego i wprowadzają odczytaną informację na wyjścia yo ■? y24. Przy zapisie układy te zamieniają sygna
ły standardowe podawane na wejścia iO 4 i24 na impulsy prądu zakazu.
- 28
O)
X U D 1
u'ai'a*d)
a, Ol
9)
u-a^tig
— H
j) k)
u-ku-a a
~ C )— ^
h)
3 :
i)
O t)
mKio —
S T R 0 6
)
)
_ Y L i r ^ r r r
R ys. 3« Symbole układów elektronicznych
a/ inwerter S50-I; b/ przerzutnik; c/ inwerter mocy;
d/ układ opóźnienia S50-0; e/ dekoder trójkowo-óseako- wy typu YD; f/ klucz adresowy typu YK; g/ odbiornik li
nii /klucz szybki/ typu YS; h/ klucz zakazu typu YZ;
i/ generator prądowy typu YG; j/ przedwzmacniacz odczy
tu typu YP; k/ wzmacniacz odczytu typu YO; 1/ nadajnik linii typu YH; 1/ elektromagnetyczna linia opóźniająca typu YL
O Ql Qt «3 44 Q5 06 67 0.6 OS 10 U V 13 1,4 1 f 16 17 U ¡9 2F [ jti]
29
-st,s2,si A h
4
Do Sypwl.odaytu
iMócenie
F Hi Z
M h
£z
&
Azy mikrooperac/i s/ nie uystępu/ą tmpu/sy Ff, l\
s2 -J— — „ -I- | Ff, i¿, FZ,DZ , G, C s3 -|— — U 4— — f, t/i
s4 z
FI
‘i Oz Oz G
C
Rys. 4. Harmonogram impulsów pamięci
30
-Wymienione układy są pokazane w postaci sohematu blokowe
go na rysunku 3 *
Dla lepszego zobrazowania zależności funkcjonalnych między przebiegami impulsowymi podany został harmonogram działania pamięci dla poszczególnych rodzajów mikrooperacji /rys. 5 /»
Przedstawia on optymalne położenia ozasowe, szerokości i przer
wy między impulsami sterującymi, adresowymi i informacyjnymi.
S50-P S50-I 550-1
By*. 5. Ogniwo rejestru adresowego