Układ pomiaru prądu silnika i prędkości obrotowej

Prawidłowe działanie układu sterownia i regulacji układu napędowego z bezszczot-kową maszyną prądu stałego, wymaga pomiaru prądu silnika i prędkości obrotowej. Pomiar poszczególnych wielkości może być zrealizowany na różne sposoby. Autor zaproponował rozwiązania, które zostały sprawdzone w stanowisku laboratoryjnym wirującego zasobnika energii. Podczas opracowywania koncepcji układu skupiono się na takim zaprojektowaniu układu regulacji, aby możliwe było sterowanie silnikiem BLPMDC w taki sam sposób jak klasycznej maszyny obcowzbudnej prądu stałego. Odbywa się to poprzez modulację szeroko-ści impulsów o stałej częstotliwoszeroko-ści (w tym przypadku 12kHz) na podstawie stanu regulatora prądu o strukturze PI. Sygnał sprzężenia zwrotnego dla regulatora prądu można otrzymać jako sygnał proporcjonalny do sumy wyprostowanych prądów fazowych maszyny lub przez bez-pośredni pomiar prądu stałego w obwodzie bez-pośredniczącym [113]. Regulator prędkości jest regulatorem nadrzędnym i jego sygnał wyjściowy jest sygnałem zadającym dla regulatora prądu..

V.2.3.1 Pomiar prądu silnika

Bezpośredni pomiar prądu w obwodzie pośredniczącym jest niepożądany, ze względu na konieczność wprowadzenia czujnika do tego obwodu. Czujnik wraz z doprowadzeniami stanowi indukcyjność w obwodzie, co jest źródłem przepięć na elementach półprzewodniko-wych. Wymagałoby to wprowadzenia dodatkowej ochrony przepięciowej co zdecydowanie skomplikowałoby topologię układu. Przekazywaniu energii ze źródła napięcia stałego do silnika towarzyszy występowanie w prądzie źródła napięcia stałego składowych płynących przez łączniki sterowane zakłócających sygnał prądu silnika. Oprócz tych składowych, w prą-dzie źródła występują także składowe (płynące przez diody rozładowcze) związane z przeka-zywaniem energii z indukcyjności uzwojeń faz maszyny do obwodu pośredniczącego. Te dwie składowe wpływają na wartość prądu fazowego. Aby możliwe było sterowanie na pod-stawie mierzonych prądów fazowych silnika, sygnał ujemnego sprzężenia zwrotnego jest mo-dułem sygnału proporcjonalnego do prądu źródła zasilającego falownik (sposoby pomiaru prądu opisano w rozdziale II).

W stanowisku laboratoryjnym zostało to zrealizowane poprzez pomiar prądu trzech faz silni-ka za pomocą przetworników pomiarowych typu LEM (LA-55P). Sygnały zostały wprowa-dzone na wzmacniacze operacyjne, a następnie poddane operacjom matematycznym w ukła-dzie FPGA (wyliczenie wartości bezwzględnej i sumowanie). Kompletny układ regulacji na-pędu w programie QUARTUSII został przedstawiony na rysunku V.2.16.

W dalszych badaniach jeden z czujników prądu może zostać wyeliminowany, ponieważ układ jest trójprzewodowy, więc zachodzi zależność ia+ib+ic=0.

V.2.3.2 Pomiar prędkości obrotowej silnika

Sygnał ujemnego sprzężenia zwrotnego prędkości uzyskano poprzez obliczenie go w układzie FPGA na podstawie sygnału z czujnika indukcyjnego.

Parametry użytego czujnika: - średnica obudowy: 8mm, - napięcie zasilania: 10÷30V, - prąd obciążenia: 200mA,

- maksymalna częstotliwość sygnału wyjściowego: 1,5kHz. Wygląd tarczy i czujnika przedstawiono na rysunku V.2.17.

Rys. V.2.16. Kaskadowy układ regulacji zrealizowany w układzie FPGA

a) b)

Rys. V.2.17. Widok tarczy czujnika indukcyjnego (a) i zamontowany czujnik (b)

CLRN D^PRNQ DFF inst19 CLRN D^PRNQ DFF inst22 CLRN D^PRNQ DFF inst23 WIRE inst24 WIRE inst25 WIRE inst26 WIRE inst27 CLRN D^PRNQ DFF inst29 VCC 2000 13 lpm_constant0 inst30 Regulator_O_In inst95 CLK_regulator INPUT start_impuls_reg INPUT predkosc[11..0] INPUT predkosc_zad[11..0] INPUT reg_pr_out[11..0] OUTPUT I/O Type Regulator_PI_F inst96 CLK_regulator INPUT i_zad[11..0] INPUT start_impuls_reg INPUT i_load_a[11..0] INPUT i_load_b[11..0] INPUT i_load_c[11..0] INPUT dw [10..0] OUTPUT I/O Type CLK_regulator CLK_gli CLK_125kHz start_impuls_reg CLK_gli i_zad[11..0] i_load_a[11..0] i_load_b[11..0] i_load_c[11..0] ^D[10..0] CLK_gli dw[10..0] CLK_regulator start_impuls_reg CLK_gli reg_pr_out[11..0] reg_pr_out[11..0] MAX_c1[11..0] MAX_c2[11..0] predkosc[12..0] predkosc_zad[12..0] o_licznik[12..0] MAX_c4[11..0] regulator PI

TP/Ti oraz K zapisane w kodzie Q17

W przeciwieństwie do mikroprocesorów (DSP) układy FPGA nie są ściśle związane z kon-kretną długością słowa binarnego wykorzystywanego do obliczeń arytmetycznych. O liczbie bitów reprezentujących liczbę decyduje konstruktor, dzięki czemu możliwe jest uzyskanie precyzji obliczeń nieosiągalnej w DSP. Ponadto nowoczesne układy FPGA wyposażane są w sprzętowe mnożarki przyspieszające obliczenia matematyczne. Algorytm wyliczenia prędko-ści został opracowany na podstawie metody pomiaru czasu pomiędzy kolejnymi impulsami z czujnika. W przyjętej metodzie nie ma konieczności rozdzielania zakresu pomiarowego na przedziały dla małych prędkości i dużych. Algorytm wykorzystywany jest w całym zakłada-nym zakresie prędkości (0÷ 6000 obr/min). Dokładnie został on opisany w [5].

Aby zapewnić dokładny, stabilny sygnał wzorcowy zastosowano dwa zewnętrzne re-zonatory kwarcowe doprowadzone do dedykowanych portów układu FPGA. Porty te są pod-łączone do wewnętrznej magistrali zegarowej zoptymalizowanej pod kątem zarządzania i przesyłania sygnałów zegarowych. Pierwszy z rezonatorów jest używany jako sygnał pomoc-niczy. Drugi jest źródłem sygnału używanego wyłącznie jako sygnał wzorcowy.

Wyliczona prędkość obrotowa jest wyświetlana na pięciu multipleksowanych, sied-miosegmentowych wyświetlaczach LED (wyświetlacz pięciopozycyjny). Dekoder prędkości obrotowej pozwalający na wyświetlenie jej na multipleksowanych wyświetlaczach został zre-alizowany w języku opisu sprzętu VHDL (ang. Very high speed integrated circuit Hardware Description Language [69, 139]) w programie Quartus II. Na rys.V.2.18 przedstawiono fragment projektu realizującego pomiar prędkości obrotowej oraz wyświetlającego wynik na wyświetlaczu LED. Aby zapewnić komfort odczytu z wyświetlacza, pomiędzy blok wylicza-jący prędkość a dekoder LED został włączony przerzutnik D taktowany sygnałem zegarowym o częstotliwości 2Hz.

Po uruchomieniu sterownika wraz z układami obsługi napędu wykonano pomiary

sprawdza-jące działanie tego systemu. Wyniki przedstawiono na rysunku V.2.19. Są to przebiegi z czuj-ników Hall-a wraz z przebiegami prądów fazowych przy różnych prędkościach obrotowych. Wszystkie przebiegi rejestrowane w zamkniętym układzie regulacji.

Rys. V.2.18. Schemat układu do pomiaru prędkości w programie QUARTUS II

PIN_N24 pin_clk_cz INPUTVCC WIRE inst5 WIRE inst6 CLRN D^PRNQ DFF inst2 pr_obrotow a inst4 clk_bazow a INPUT clk_czujnik INPUT o_licznik[12..0] OUTPUT I/O Type Dekoder inst7 in_liczba[12..0] INPUT CLK_1_93714Hz INPUT ty_licz[6..0] OUTPUT se_licz[6..0] OUTPUT dz_licz[6..0] OUTPUT je_licz[6..0] OUTPUT I/O Type CLK_32_5MHz ^{ty _licz[6..0]} se_licz[6..0] dz_licz[6..0] je_licz[6..0] dff

WEJŚCIE Z CZUJNIKA INDUKCYJNEGO

in_liczba[12..0] CLK_1_93714Hz CLK_1_93714Hz o_licznik[12..0] clk_bazowa clk_czujnik

S

S

S

5V

I

10A

1ms

20A

2,5ms

I

S

S

Praca silnikowa ^{Praca generatorowa}

Rys. V.2.19. Przebiegi z czujników Hall-a i prądu fazowego przy zastosowaniu sterownika opartego na układzie FPGA, przy różnej prędkości obrotowej, przebiegi prądu fazowego przy