Przerzutniki

PRZERZUTNIKI TTL 1. Cel ćwiczenia

Celem ćwiczenia jest praktyczne poznanie układów przerzutników TTL. 2. Wprowadzenie

Przerzutnik jest to bistabilny układ impulsowy o dwóch wyjściach, których

napięcia mogą - w stanach stabilnych układu - przybierać tylko dwie wartości. Odpowiadają , one stanom logicznym H i L (w układach cyfrowych pracujących w konwencji logiki dodatniej, stanowi wysokiemu H przypisuje się cyfrę l, zaś niskiemu L - cyfrę 0) przy czym oba wyjścia nigdy nie mogą znajdować się jednocześnie w tym samym stanie. Oznacza to, że zawsze stan jednego z wyjścia jest negacją stanu drugiego wyjścia; stąd przyjęto oznaczenia wyjść Q i Q

Ze względu na budowę, obwodów wyzwalania można podzielić przerzutniki na wyzwalane dynamicznie i statycznie (potencjałowo). Przerzutniki TTL są budowane wyłącznie jako wyzwalane potencjałowo.

Ze względu na moment przerzutu można wyodrębnić przerzutniki asynchroniczne (stany ich wyjść ulegają zmianie w chwili zmiany stanu wejść) oraz synchroniczne (stany wyjść mogą zmienić się dopiero pod wpływem impulsu zegarowego (taktującego)).

Przerzutniki TTL są, budowane w zasadzie jako synchroniczne; spośród przerzutników asynchronicznych budowane są najczęściej przerzutniki rs oraz t.

Przerzutniki synchroniczne TTL mają dwa rodzaje wejść - wejście zegarowe (taktujące) CK

- wejście programujące (informacyjne).

Przerzutniki te są wyzwalane impulsem zegarowym, przy czym zmiana ich stanu może nastąpić w czasie trwania jednego ze zboczy impulsu zegarowego (są to tzw. pzerzut-niki wyzwalane zboczem) lub też do ich wyzwolenia konieczne jest podanie pełnego impulsu na wejście zegarowe (są to przerzutniki przerzucane impulsem, tzw. master -slave). Wejścia programujące przerzutników określają natomiast jak zmieni się stan na wyjściu po podaniu impulsu. zegarowego. Ze względu na zależności między stanami wejść programujących i wyjść wyodrębnia się np. przerzutniki typu RS. D, T, JK.

Przerzutniki RS

a) b)

Rys1. Przerzutnik asynchroniczny rs (a) i synchroniczny RS (b).

Przerzutniki rs TTL buduje się łatwo z bramek logicznych. Przykład przerzutnika asynchronicznego rs zbudowanego z bramek NAND przedstawiono w tablicy 1. Obok schematu przerzutnika umieszczono jego tablicę przejść. Wynika z niej, że niedopuszczalne jest podawanie na oba wejścia przerzutnika stanów niskich (jest to stan zabroniony) gdyż układ nie pracuje wtedy jako przerzutnik, a jest tylko kombinacyjnym połączeniem dwóch bramek logicznych.

Tabela 1. Tablica przejść asynchronicznego przerzutnika rs i synchronicznego RS.

Pewnym rozwinięciem powyższego układu jest synchroniczny przerzutnik

RS (rys. 3.2), mający jednak także jeden stan zabroniony (R = l, S = 1). Przerzutnik ten oprócz wejść RS .a także dodatkowe wejścia taktujące CK. Gdy na wejściu CK jest stan O, stany wyjść nie zmieniają się, nie zależąc od aktualnych stanów wejść R i S. Podanie na wejście CK stanu l powoduje ustawienie wyjść Q iQ w stanach zgodnych z tablicą

1.. Stany wyjść QN+1 i QN+1 w kolejnym takcie zależą zarówno od aktualnych stanów

wejść RS, jak i od poprzednich stanów wyjść QN i QN.

Przerzutniki D

Wprowadzając do przerzutnika RS inwerter między wejściami R i S, oraz likwidując

r s Qn+1 Qn+1 R S Qn+1 Qn+1

0 0 Stan nieokreślony 0 0 Qn Qn

0 1 1 0 0 1 1 0

1 0 0 1 1 0 0 1

jedno wejście otrzymujemy przerzutnik D. Wprowadzenie inwertera powoduje, że przerzutnik D zachowuje się tak, jak przerzutnik RS mający zawsze przeciwne stany na wejściach R i S; nie on zatem stanów zabronionych.

Przerzutniki D są realizowane w postaci scalonej jako przerzutniki wyzwalane zboczem (np. układ 7474 jest wyzwalany przednim zboczem impulsu zegarowego). Są one stosowane głównie jako podstawowe elementy pamięciowe. Stany wyjść ustawione zgodnie ze stanem wejścia D w trakcie trwania impulsu zegarowego, nie ulegają zmianie aż do momentu wystąpienia następnego impulsu zegarowego, pomimo zmian stanu wejścia D. Tak więc układ „pamięta” stan wejścia D przez cały czas między kolejnymi impulsami zegarowymi. . Tablicę przejść przerzutnika D przedstawia tabela 3.

Przerzutniki JK

Przerzutniki JK są rozwinięciem przerzutników RS. Ich zaletą jest brak stanu zabronionego (patrz tablica na rys. 3.4). Przy stosowanych w układach TTL obwodach wyzwalania realizacja przerzutnika JK jest możliwa przez zbudowanie przerzutnika wyzwalanego impulsem (tzw: master-slave). Ten sposób wyzwalania oparty jest na współpracy dwóch przerzutników RS połączonych bramkami, z których jeden wyzwalany jest zboczem narastającym a drugi opadającym. Realizacja przerzutników JK master-slave z pojedynczych bramek jest bardzo trudne ze względu na konieczność dobierania progów logicznych bramek wchodzących w jego skład. Z tego względu są one budowane w postaci układów scalonych (np. typu 7472).

Tablica 2. Tablica przejść przerzutnika JK

Przerzutnik T

Przerzutnik charakteryzuje się jednym wejściem informacyjnym. Można go uzyskać z przerzutnika JK zwierając jego wejścia sygnałem 1. Przerzutnik ten nie jest produkowany jako oddzielny element. Tablicę przejść przerzutnika T przedstawia tabela 3.

Tabela 3. Tablice przejść przerzutników D i T.

Oprócz tablicy przejść przerzutniki można opisywać za pomocą tablicy wzbudzeń. Rysunek 3.4. przedstawia tablice wzbudzeń omawianych przerzutników synchronicznych.

D Qn+1 Qn+1 T Qn+1 Qn+1 1 1 0 1 Qn Qn 0 0 1 0 Q_n Q_n J K Qn+1 Qn+1 0 0 Qn Qn 1 0 1 0 0 1 0 1 1 1 Qn Qn

Przerzutniki D

Wprowadzając do przerzutnika RS inwerter między wejściami R i S, oraz likwidując jedno wejście otrzymujemy przerzutnik D (rys. 3.3). Wprowadzenie inwertera powoduje, że przerzutnik D zachowuje się tak, jak przerzutnik RS mający zawsze przeciwne stany na wejściach R i S; nie on zatem stanów zabronionych.

Przerzutniki D są realizowane w postaci scalonej jako przerzutniki wyzwalane zboczem (np. układ 7474 jest wyzwalany przednim zboczem impulsu zegarowego). Są one stosowane głównie jako podstawowe elementy pamięciowe. Stany wyjść ustawione zgodnie ze stanem wejścia D w trakcie trwania impulsu zegarowego, nie ulegają zmianie aż do momentu wystąpienia następnego impulsu zegarowego, pomimo zmian stanu wejścia D. Tak więc układ „pamięta” stan wejścia D przez cały czas między kolejnymi impulsami zegarowymi.

Oprócz tablicy przejść przerzutniki można opisywać za pomocą tablicy wzbudzeń. Tabela 4. przedstawia tablice wzbudzeń omawianych przerzutników synchronicznych.

Tabela 4. Tablica wzbudzeń przerzutników T , D ,RS , JK. Qn Qn+1 T D RS JK Tn Dn Sn Rn Jn Kn 00 0 0 0  0  01 1 1 1 0 1  10 1 0 0 1  1 11 0 1  0  0  oznacza 0 lub 1 Pytania sprawdzające.

Przedstaw podział przerzutników ze względu na sposób i moment wyzwalania. Jak można przedstawić sposób działania przerzutników?

Co to jest tablica wzbudzeń przerzutnika? Podaj typowe zastosowania przerzutników.

Program ćwiczenia

Zmontować układy pomiarowe według wskazówek prowadzącego ćwiczenia. Badania przeprowadzić dla:

asynchronicznego przerzutnika rs synchronicznego przerzutnika RS

synchronicznego przerzutnika JK

Po zmontowaniu układu stany wyjść określać przy pomocy obserwacji diod luminescencyjnych umieszczonych w układzie wskaźnika stanów logicznych. Poziom sygnałów na wejściach wskazują położenia przełączników zadajnika stanów logicznych.

Przy pomocy programu Electronics Workbench zbudować przerzutnik typu D z przerzutnika RS i przerzutnika JK. Przebiegi wejściowe podawać z generatora słów . Przy pomocy oscyloskopu zarejestrować sygnały wejściowe i wyjściowe. Wykonany schemat i uzyskane przebiegi przedstawić w sprawozdaniu.

Literatura:

1. Kalisz J.: Podstawy elektroniki cyfrowej, WKŁ , Warszawa 1998.

2. Lisiecka-Frąszczak J: Synteza układów cyfrowych, Wydawnictwa Politechniki Poznańskiej , Poznań 2000.

3. Majewski W.: Układy logiczne, WNT, Warszawa 1976

4. Misiurewicz P, H. Grzybek: Półprzewodnikowe układy logiczne, WNT, Warszawa 1975.

5. Pieńkos J, Turczyński J : Układy scalone TTL w systemach cyfrowych, WKŁ, Warszawa 1980.

6. Traczyk W. :Układy cyfrowe. Podstawy teoretyczne i metody syntezy, WNT Warszawa 1986.