Index of /rozprawy2/11536

CLIC (The Compact Linear Collider) jest międzynarodowym projektem liniowego zderzacza leptonów, który miałby zostać zbudowany w Europejskim Ośrodku Badań Jądrowych (CERN) w pobliżu Genewy. W CLIC zderzane mają być pozytony i elektrony z maksymalną energią w środku masy 3 TeV. Obecnie projekt jest w intensywnej fazie rozwoju zarówno pod kątem akceleratora, jak i detektorów. Ostateczna decyzja na temat budowy CLIC ma zapaść w najbliższym czasie. Jednym z najbardziej wymagających detektorów dla CLIC jest detektor wierzchołka, położony najbliżej punktu zderzenia wiązek. Szacuje się, że aby spełnić fizyczne założenia eksperymentu, detektor wierzchołka powinien cechować się rozdzielczością przestrzenną lepszą niż 3 um, rozdzielczością czasową poniżej 10 ns oraz budżetem materiałowym nie większym niż 200 um, biorąc pod uwagę kable, system chłodzenia oraz statyw. Z uwagi na fakt, że wymagania te są obecnie stosunkowo trudne do osiągnięcia, testuje się wiele różnych technologii detektorowych, w tym rozwiązania monolityczne. Głównym przedmiotem niniejszej rozprawy jest analiza danych z testów na wiązce monolitycznego detektora krzemowego w japońskiej technologii Lapis 200 um Silicon-On-Insulator (SOI) CMOS. Przedmiotem badań przedstawionych w pracy są dwa prototypy detektorów SOI CMOS, zaprojektowanych w Krakowie, wyprodukowanych w Japonii, a następnie przetestowanych na wiązce w CERN w Szwajcarii. Celem pracy było zweryfikowanie możliwości detekcyjnych badanych prototypów, szczególnie pod kątem spełnienia wymagań na rozdzielczość przestrzenną dla detektora wierzchołka eksperymentu CLIC. Zmierzona rozdzielczość przestrzenna wynosiła około 2.1 - 2.7 um w zależności od typu testowanego detektora. Efektywność została oszacowana na około 96 % - 98 %. Uzyskane wyniki wskazują na to, że SOI CMOS jest bardzo obiecującą technologią dla wymagających detektorów przyszłych eksperymentów fizyki wysokich energii.

Beam test studies of monolithic pixel structures for CLIC vertex detector

The Compact Linear Collider (CLIC) is an international project of e+e- linear accelerator with maximal centre-of-mass energy of 3 TeV. It is planned to be located near CERN scientific centre in Switzerland. The intensive development of both accelerator and detectors are ongoing. One of the challenging part is a vertex detector, which physics-driven requirements are highly demanding. For this detector a spatial resolution of 3 um, time- stamping of 10 ns and material budget less than 0.2% of radiation length per layer is foreseen. In order to reach these goals different silicon detector technologies are being tested, including monolithic solutions. In this dissertation the test-beam data analysis results of monolithic pixel detectors designed in Japanese Lapis 200 nm Silicon-On-lnsulator (SOI) CMOS technology are presented. Two pixel detector prototypes targeted to fulfill the CLIC vertex detector spatial resolution requirement were designed in Cracow, fabricated in Japan and tested in CERN. Various analysis methods were developed in terms of the SOI pixel detector performance studies, focusing mainly on the efficiency and spatial resolution optimisation. The results indicate on a very good performance of the tested prototypes. The spatial resolution is in the best case on the level of 2.1 - 2.7 um at the efficiency of about 96 % - 98 % . The performed studies show a high potential of the SOI CMOS technology for future devices proposed for the CLIC vertex detectors and other highly-demanding applications.