Asynchroniczne układy sekwencyjne

sygnały wejściowe

8. ASYNCHRONICZNE UKŁADY SEKWENCYJNE 8.1 Cel ćwiczenia

Celem ćwiczenia jest zapoznanie z wybranymi metodami projektowania prostych asynchronicznych układów sekwencyjnych, a także z niepożądanymi zjawiskami występującymi przy realizacji układów logicznych, takimi jak: hazard statyczny, hazard dynamiczny oraz wyścigi.

8.2 Wprowadzenie

Układ logiczny (rys. 8.1) nazywany także układem przełączającym, można uważać za przetwornik informacji dyskretnej. Cyfrowe (binarne) sygnały wejściowe x1  {0,1}

(i = 1,2 ...,m) określają tzw. stan wejść X = (x1,x2...,xm) ,

natomiast cyfrowe sygnały wyjściowe yi  {0,1} (i =1,2,....,n) określają tzw. stan wyjść

Y = (y1,y2,...,yn) .

Przekształcenie informacji binarnej jest dane wówczas, gdy istnieje funkcja, określona na elementach xi  (i = 1,2,...,m) jedną wartość elementu stanu Y, czyli

Yj = fj (x1,x2,...,xm), j = 1,2,...,n.

Funkcje fj, opisujące algorytm działania układu przełączającego i przyjmujące tylko dwie

wartości: 0 lub 1, nazywane są funkcjami przełączającymi (boolowskimi).

x1 y1

x2 y2

. .

xk . . yn

Rys. 8.1. Ogólny schemat układu logicznego

Układy logiczne można podzielić na dwie grupy. Jeżeli stan wyjść Y w chwili k jest jednoznacznie określony wartością stanu wejść X w chwili k, czyli

Yk = f(xk),

To układ taki nazywamy układem kombinacyjnym. Jeżeli stan wyjść Y w chwili k zależy nie tylko od stanu wejść w chwili k, lecz także od wartości stanów wejść w chwilach wcześniejszych, czyli Yk = f(xk,xk-1,xk-2,...), sygnały wyjściowe Układ logiczny

To układ taki nazywamy układem sekwencyjnym. Układy sekwencyjne zawierają więc elementy pamięciowe, których wyjście Q1  {0,1} (i = 1,2,...,p) stanowią tzw. stan

wewnętrzny A = (Q1,Q2,...,Qp),

natomiast ich wejście qi  {0,1} (i = 1,2,...,1) tworzą tzw. stan wzbudzeń

B = (q1,q2,...ql),

przy czym 1>p, gdyż element pamięciowy może mieć więcej niż jedno wejście.

Rys.8.2. Schemat układu sekwencyjnego

Sekwencyjny układ logiczny można przedstawić jak na rys. 8.2. Pomijając czas reakcji układu kombinacyjnego możemy napisać następujące równania opisujące działanie układu sekwencyjnego

Bt _{= (A}t _{, X}t_),

At+1_=(Bt₎

Yt _=(At _,Xt_),

Gdzie t oznacza pewną wyróżnioną chwilę czasu, t + 1 chwilę następną, natomiast funkcje  , , są odpowiednio tzw. funkcją wzbudzeń, operatorem opóźnienia (pamięci) oraz funkcją wyjść. Podstawiając równania (8.3) do równania (8.4) otrzymujemy

At+1 _{= (A}t _{, X}t_),

gdzie funkcja  jest tzw. funkcją przejść .

Równania (8.5) i (8.6) całkowicie opisują działanie układu sekwencyjnego. Na podstawie aktualnego stanu wewnętrzny At+1 _{, natomiast funkcja wyjść wyznacza stan wyjść Y}t_.

Rys. 8.3. Schemat układu Mealy`ego

Często w praktyce stan wyjść zależy tylko od stanu wewnętrznego, wówczas równanie (8.5) przyjmuje postać

Yt _{= (A}t_),

A układ opisany tym równaniem oraz równaniem (8.6) nazywamy układem Moore`a (rys. 8.4)

Rys. 8.4. Schemat układu Moore`a

Sekwencyjne układy przełączające dzielimy na synchroniczne i asynchroniczne. W układach synchronicznych stan wejść X oraz stan wewnętrzny A oddziaływują na układ pamięciowy tylko w ściśle określonych momentach czasu tzw. taktach wyznaczonych przez impulsy synchroniczne z tzw. zegara. Tak więc sygnał 1 lub 0 trwający przez n taktów uważany jest za n sygnałów 1 lub 0.

W układach asynchronicznych nie wyróżnia się wejścia taktującego. Zmiana stanu wewnętrznego następuje pod wpływem zmiany stanu wejść. Sygnał 1 lub 0 traktowany jest jako jeden sygnał bez względu na czas jego trwania. Opis układów asynchronicznych możemy więc przedstawić w postaci

At+_{= (A}t_,Xt₎

Yt _{= (A}t_,Xt_),

gdzie  oznacza opóźnienie wznoszone przez układ pamięciowy.

Zasadniczo układy pamięciowe realizuje się na przerzutnikach. Czasami jednak role pamięci spełnia sprzężenie zwrotne wokół układu kombinacyjnego (rys.8.5).

Jeżeli przerzutniki reagują na sygnały 0 lub 1,które oznaczają dwa różne potencjały, to układy sekwencyjne nazywamy potencjałowymi. Jeżeli natomiast sygnał 1 oznacza impuls np. dodatni albo zbocze przebiegu prostokątnego np. narastające, a 0 odpowiada impulsowi (np. ujemnemu) czy zboczu (np. opadającemu), to układy sekwencyjne nazywamy impulsowymi. Wyróżnia się także tzw. układy impulsowo-potencjałowe. W ćwiczeniu rozpatruje się tylko układy potencjałowe.

8.2.1. Hazard w układach kombinacyjnych

Jak już wspomniano układy sekwencyjne można realizować wykorzystując sprzężenie zwrotne (patrz rys. 8.5). Jednak wówczas przy projektowaniu układu kombinacyjnego należy uwzględnić tzw. hazard (niektórzy autorzy używają terminu ryzyko), który polega na krótkotrwałych zmianach wartości sygnału wyjściowego, wywołanych różnicą opóźnień wnoszonych przez bramki logiczne. Krótkotrwałe zmiany mogą być podtrzymywane w wyniku istnienia sprzężenia zwrotnego i wówczas działanie układu sekwencyjnego będzie nieprawidłowe. Wyróżnia się hazard statyczny i dynamiczny.

8.2.1.1 Hazard statyczny

Rozpatrzmy układ kombinacyjny przedstawiony na rys. 8.6a. Załóżmy, że każda bramka logiczna opóźnia sygnał o  oraz, ze x1 zmienia się z 1 na 0, natomiast x2 i x3 pozostaje równe

1. Dla tak dobranej sytuacji przebiegi czasowe pokazane są na rys. 8.6.b Na wyjściu występuje więc krótkotrwały impuls o wartości 0, chociaż funkcja przełączająca

, ) , , ( 1 2 3 1 3 1 2 1 1 1 x x x x x x x x x F    

którą realizuje układ, zgodnie z algebrą Boole`a, powinna być równa 1 w całym przedziale czasu. Istnieją także układy, w których niespełnione jest prawo

0   x x

w ciągu krótkotrwałego okresu czasu.

Rys. 8.6. Hazard statyczny

Rys. 8.7. Siatka Karnaugha dla funkcji przełączającej F1(x1,x2,x3) =x1x3+x1x2

Istnienie zjawiska hazardu statycznego łatwo zauważyć przestawiając funkcję przełączającą w postaci siatki Karnaugha (rys. 8.7). Otóż hazard w układzie powstaje przy zmianie wartości x, jeżeli dwie grupy zakreślonych jedynek w procesie minimalizacji stykają się ze sobą na linii zmiany tej zmiennej. Hazard oznacza, że już przestał działać element realizujący jedną grupę, a jeszcze nie zaczął działać element realizujący drugą grupę, lub odwrotnie. W łatwy sposób można więc zlikwidować zjawisko hazardu, gdyż wystarczy dołączyć element realizujący nową grupę obejmującą jedynki na styku dwóch grup ( na rys.8.7 grupa obrysowana przerywaną linią). Uzyskujemy w ten sposób układ bez hazardu przedstawiony na rys. 8.8 Inny sposób eliminacji hazardu polega na przyśpieszaniu lub opóźnianiu niektórych sygnałów, tak aby warunki sprzyjające pojawieniu się hazardu nie wystąpiły.

Rys.8.8. Układ z wyeliminowanym hazardem statycznym 8.2.1.2. Hazard dynamiczny

Hazard dynamiczny polega na wygenerowaniu ciągu sygnałów 0101 zamiast 01 lub 1010 zamiast 10 i może powstać w układzie, w którym sygnał zmieniający swa wartość przesyłany jest przez co najmniej 3 bramki logiczne (rys. 8.9).

Rys.8.9. Hazard dynamiczny a) schemat układu, b) przebiegi czasowe

Hazard dynamiczny można zlikwidować poprzez zmianę struktury układu polegającą na zmniejszaniu liczby bramek, przez które sygnał jest przesyłany.

8.2.2 Analiza i synteza asynchronicznych układów sekwencyjnych

Zajmiemy się obecnie opisem działania, a także projektowania asynchronicznych układów sekwencyjnych. Zapewnienie prawidłowej pracy układu wymaga spełnienia dwóch warunków:

a)przy zmianie stanu wejść X zmienia się tylko jeden sygnał x1,

b)kolejna zmiana stanu wejść może nastąpić po czasie (opóźnienie pamięci), który jest niezbędny dla ustalenia się stanu wewnętrznego A.

8.2.2.1 Sposoby opisu układów

Zasadniczo wyróżniamy następujące sposoby opisu układów sekwencyjnych: a)słowny,

b)za pomocą wykresów czasowych, c)rekurencyjny,

d)za pomocą tablicy przejść i wyjść, e)za pomocą grafu stanów.

Dwa pierwsze sposoby są proste i nie wymagają wyjaśnień, zależności (8.5), (8.6) i (8.7) pozwalają analizować pracę układu w sposób rekurencyjny. Załóżmy, że początkowy stan wejść wynosi X0_{, stan wewnętrzny A}0 _{oraz stan wyjść Y}0 _{. W chwili t = t}

1, pod wpływem

sygnału zewnętrznego, następuje zmiana stanu wejść na Xt1_{, natomiast stan wewnętrzny nie}

ulega zmianie, czyli At1_=A0_.

Dla układu Mealy`ego, pod wpływem zmiany stanu wejść, stan wyjść ulega zmianie (w chwili t1) i wynosi

Yt1 _=(At1_,Xt1_),

Natomiast dla układu Moore`a nie ulega zmianie, ponieważ nie ulega zmianie stan wewnętrzny (patrz zależności (8.7)), czyli

Y1t1 =Y0= 1(At1),

W chwili t1+ następuje zmiana stanu wewnętrznego zgodnie z zależnością

At1+ _=(At1_,Xt1₎

oraz stanu wyjść dla układu Mealy`ego Yt1+ _=(at1+_,xt1₎

i układu Moore`a Yt1+ _{= }

Podobną analizę można przeprowadzić dla chwili: t1+2, t1+3,...itd. Jeżeli w chwili t1+

(n+1) (stan wejść wynosi nadal Xt1_{) stan wewnętrzny}

At1+(n+1) _=(At1+n_{, X}t1₎

jest różny od stanu At1+n_{, to stan A}t1+n _{nazywamy stanem wewnętrznym niestabilnym,}

jeżeli natomiast

At1+(n+1) _=(At1+n_{, X}t1_)=At1+n

To stan At1+n _{nazywamy stanem wewnętrznym stabilnym.}

W układach asynchronicznych pod wpływem zmiany wejść zmieniają się stany wewnętrzne i stany wyjść, przy czym w większości układów osiągany jest stabilny stan wewnętrzny i wówczas mówimy, że układ osiąga stan równowagi. Czasami jednak układ sekwencyjny nie osiąga stanu równowagi –stany wewnętrzne są niestabilne- wówczas mówimy, że wystąpił cykl zamknięty. Czas trwania stanu niestabilnego wynosi , natomiast stan stabilny trwa dopóty, dopóki nie ulegnie zmianie stan wejść. Tak więc, jeżeli układ znajduje się w stanie stabilnym, to przejście do innego stanu stabilnego może być wywołane zmianą stanu wejść i dokonuje się poprzez stan lub stany niestabilne.

Rys.8.10. tablice układu Moore`a a) przejść, b) wyjść

Graficznym odpowiednikiem funkcji przejść i wyjść jest tzw. tablica przejść i tablica wyjść. Na rys. 8.10 przedstawiono tablicę przejść i wyjść dla układu Moore`a o dwóch wejściach, dwóch wyjściach i czterech wyróżnionych stanach wewnętrznych. Kolumny tablicy przejść odpowiadają sygnałom wejściowym, wiersze stanom wewnętrznym, natomiast wnętrze kwadratów zawiera następny stan wewnętrzny wynikający z funkcji .

Dla uproszczenia przypisuje się kolejnym stanom wewnętrznym odpowiednie liczby naturalne (w zapisie dziesiętnym),

W tablicy wyjść wewnątrz kwadratów umieszcza się wartości sygnałów

wyjściowych wynikających u funkcji 1. Najczęściej tablice ta rysujemy razem jako tzw.

Rys. 8.11 Tablica przejść-wyjść ukł. Moore`a

Zauważamy, że w układzie opisanym za pomocą przedstawionych tablic występuje cykl zamknięty dla stanu wyjść 10, natomiast dla

pozostałych stanów wejść układ osiąga (różne) stany równowagi. Stabilne stany wewnętrzne zostały w tablicy przejść zakreślone. Przykładowa tablicę przejść i tablicę wyjść układu Mealy'sgo przedstawiono na rys. 8.12. W układzie tym przejścia stanu stabilnego O, pod wpływem zmiany stanu wejść z 00 na 01, do stanu stabilnego 3 dokonuje się poprzez stany niestabilne jak pokazano na rys. 8.13.

Rys 8.12. Tablice ukł. Mealy`ego a)przejść b)wyjść

Rys. 8.13. Zmiana stanów X,A i Y

Informacja zawarta w tablicach przejść i wyjść może zostać przedstawiona za pomocą grafu stanów. W wierzchołkach grafu zapisane są, dla układu Moore'a stany wewnętrzne i odpowiadające im stany wyjść i stany wewnętrzne dla układów Mealy'ago. Gałęzią grafu opisane aa stanami wejść dla układów Moore'a oraz stanami wejść i wyjść dla układów Mealy'ego. Grafy stanów pokazana na rysunkach 8.14 i 8.15 opisują przedstawione wyżej układy Moore'a i Malay'ago.

Rys.8.14. Graf stanów ukł. Moore`a

a)sposób rysowania b)przykład odpowiadający tablicą z rys. 8.11

Rys. 8.15. Graf stanów ukł. Mealy`ego

a)sposób rysowania, b)przykład odpowiadający tablicom z rys. 8.12

8.2.2.2. Minimalizacja liczby stanów wewnętrznych

Przy projektowaniu układów sekwencyjnych najczęściej wykorzystuje się tablice przejść i wyjść (tzw. pierwotne) wynikające ze słownego opisu lub z wykresów czasowych. Nie zawsze liczba przyjętych stanów wewnętrznych Jest najmniejsza, a zatem pojawia się problem minimalizacji liczby stanów.

Wprowadźmy następujące definicje:

a) stany A i A' są niesprzeczne gdy są identyczne lub jeden z nich jest nieokreślony, np. 3 i 7, 2i-, 13, -i-;

b) stany Y i Y' są niesprzeczne, gdy sygnały wyjściowe są parami identyczne lub jeden jest nieokreślony, np. 101 i 101 lub 10 i 10;

c) stany A i A' »s zgodne, gdy można je zastąpić jednym stanem bez wpływu na działanie układu.

Pierwotne tablicę przejść można skracać, łącząc ze sobą stany wewnętrzne zgodne, przy zachowaniu następujących reguł:

a) dwa wiersze tablicy można zastępie jednym (a odpowiednie stany uznać za zgodne), jeżeli wszystkie stany wewnętrzne tych wierszy są parami niesprzeczne i zgodne,

b) z połączeniem stanu stabilnego z niestabilnym lub z nieokreślonym (w tablicy znajduje się znak- ) otrzymuje się stan stabilny,

c) z połączenia stanu niestabilnego z nieokreślonym otrzymuje się stan niestabilny.

W przeważającej większości przypadków pierwotna tablica przejść przyjmuje postać układu Moore'a. Wówczas, żeby nadal zachować tę postać, należy przy minimalizacji uwzględnić niesprzeczność stanów wyjść. Rozpatrzmy tablicę przejść-wyjść przedstawione na rys. 8.16a. Stany 0 i 4 są zgodne

Rys. 8.16. Minimalizacja tablicy przejść – wyjść prowadząca do ukł. Moore`a a) tablica pierwotna, b) tablica Moore`a, c)tablica zmodyfikowana

oraz sygnały wyjściowe 100 i 00 są niesprzeczne, możemy więc połączyć wiersze: pierwszy i ostatni. Zauważmy, wpisując w miejsce stanu 4 stan 0, że także stany 1 i 2 są teraz zgodne, a sygnały wyjściowe l/0 i 11 niesprzeczne. Tak więc odpowiadające tym stanom wiersze można połączyć otrzymując tablicę o zminimalizowanej liczbie stanów (rys. 3.16b), która następnie modyfikuje się (rys. 8.16a).

Jeżeli w procesie minimalizacji nie będziemy uwzględniać sygnałów wyjściowych przy badaniu zgodności stanów, to otrzymamy skrócone tablice przejść i dodatkowo tablicę wyjść. Układ Moorte'a zostaje wtedy przekształcony do układu Mealy'ego. W tablicy wyjść stanom stabilnym przypisuje się wyjścia takim Jak w pierwotnej tablicy przejść-wyjść. Sygnały wyj-ściowe odpowiadające stanom niestabilnym określa się zgodnie z następującymi zasadami:

a) jeżeli sygnały wyjściowe odpowiadające początkowemu i końcowemu stanowi stabilnemu są jednakowe, to sygnał ten przypisuje się stanowi (lub

stanom) niestabilnemu,

b) jeżeli sygnały wyjściowe odpowiadające początkowemu i końcowemu stanowi stabilnemu są różne, to stanowi (lub stanom) niestabilnemu przypisuje się sygnał dowolny) (znak ).

Na rys 8.17 pokazano kolejne etapy minimalizacji, prowadzącej do układu Mealy'ego. pierwotnej tablicy przejść-wyjść z rys. 8.16a.

Rys. 8.17. Minimalizacja tablicy przejść- wyjść z rys. 8.17a prowadzącą do ukł. Mealy`ego

a) zminimalizowana tablica przejść b) tablica zmodyfikowana, c) początkowa tablica wyjść, d) końcowa tablica wyjść

Przedstawiona metoda można minimalizować układy opisane tablicą o prostej postaci. Dla bardziej skomplikowanych tablic stosuje się metody specjalne [l] . [2].

8.2.2.3. Kodowanie tablicy przejść. Wyścigi

Po uzyskaniu minimalnej tablicy przejść Moore'a lub Mealy'ego należy przystąpić do jej zakodowania, tzn. przyporządkowania stanom wewnętrznym A, zapisanym w postaci

naturalnych lub dziesiętnych, stanów elementów pamięciowych Q1, Q2...Qp (patrz (8.1)), czyli

odpowiednich sygnałów binarnych. Dla zakodowania K wierszy tablicy przejść potrzeba p elementów pamięciowych (przerzutników), przy czym

Po przyporządkowaniu każdemu stanowi A odpowiedniej liczby binarnej otrzymuje się tzw. zakodowaną tablicę przejść.

rys. 8.18. Kodowanie tablicy przejść

Przykładowy sposób kodowania tablicy przejść pokazano na rys 8.18. Jeżeli układ opisany tą tablicą znajduje się w stanie początkowym: A = (Q1, Q2) = (0,0) oraz X = (0,0),

to po zmianie stanu wejść na X = (0,1) powinien przejść do stanu A = (1,1) po czasie  . Zauważmy, ze oba elementy pamięciowe zmieniają wtedy swój stan. Nie istnieje jednak dwa przerzutniki o Jednakowych czasach propagacji, czyli jest 1 2.

Załóżmy, że najpierw zadziała przerzutnik, którego wyjście oznaczone jest stanęm Q1, a

więc 1 < 2 przy czym różnica 1 - 2 jest większa od czasu propagacji układu

kombinacyjnego wchodzącego w skład układu sekwencyjnego. Wówczas po założonej zmianie stanu wejść układ znajdzie się najpierw w pośrednim stanie A = (l,0)a stąd naturalnie wymuszenie powoduje przejście do stanu A = (1,1). Układ osiągnął więc zamierzony stan wewnętrzny poprzez stan pośredni. Zjawisko polegające na otrzymywaniu stanów pośrednich (niestabilnych) na skutek różnicy opóźnień wnoszonych przez elementy pamięciowe, przy przejściu do wymaganego stanu stabilnego nazywane jest wyścigiem niekrytycznym. W niektórych układach wyścig niekrytyczny może spowodować niewłaściwą prace. Jeżeli w pośrednia stania niestabilnym stan wyjść osiąga na krótko niepożądaną wartość.

Przy założeniu, że 1 >2 analizowany układ osiągnie, po czasie  , stan A = (0,1). który

jest et stanem stabilnym. Zjawisko polegające na otrzymywaniu błędnego stanu stabilnego na skutek różnicy opóźnień wynoszonych przez elementy pamięciowe nazywane jest wyścigiem krytyczny.

Występowanie wyścigów w asynchronicznych układach sekwencyjnych można łatwo zaobserwować przedstawiając tablice przejść w postaci tzw. diagramu przejść (rys. 8.19).

Rys. 8.19. Diagram przejść układu opisanego tablicą z rys. 8.19

Niepożądane zjawiska wyścigów można wyeliminować kodując tablice przejść w ten sposób, aby przy przejściu układu ze stanu A do A' odpowiadające im liczby binarne

zmieniały się tylko na jednej pozycji (podobnie Jak w kodzie Gray'a). Czasami dla spełniania tego warunku wprowadza się dodatkowe stany wewnętrzne. Szczegółowy opis metod

kodowania można znaleźć w literaturze [l] , [2]. 8.2.2.4. Realizacja wkładów

Ostatnia etapem syntezy układów sekwencyjnych jest ich realizacja na podstawie tablicy przejść i wyjść dla wybranego typu elementów pamięciowych. Załóżmy, że pamięć realizowana będzie na przerzutnikach statycznych rs. Sygnały wejściowa przerzutników tworzą stan wzbudzeń 8 (patrz wyrażenie (8.2)).

Mające już ustalony rodzaj pamięci problem syntezy sprowadza się do realizacji układu kombinacyjnego, dla którego wielkościami wejściowymi są sygnały xi oraz stany

przerzutników Qi ,a wielkościami wyjściowymi sygnały wzbudzenia przerzutników qi (patrz

Rys 8.20. Macierz przejść przerzutnika ra

Na podstawie macierzy przejść przerzutnika rs (rys. 8.20), z zakodowanej tablicy przejść tworzymy - dla każdego elementu pamięciowego - tzw. tablice wzbudzeń (rys. 8.21 ).

Pamiętamy przy tym, że na zewnątrz, zakodowanej tablicy przejść umieszczone są bieżące stany t

Q1. natomiast wewnątrz następna stany  

t

Q1 . Otrzymana tablica stanowię

graficzny postać funkcji przełączających opisujących układ kombinacyjny.

Rys. 8.21. Tworzenie tablic wzbudzeń

a) zakodowana tablica przejść- wyjść, b) tablica wzbudzeń przerzutnika r1s1

c) tablica wzbudzeń przerzutnika r2s2

Rys. 8.22. Zmodyfikowane tablice wzbudzeń z zakreślonymi obszarami dla celów minimalizacji funkcji przełączających metodą Karnaugha.

Przed przystąpieniem do minimalizacji tych funkcji (metoda Karnaugha)

Mo-dyfikujemy tablica wzbudzeń rysując je oddzielnie dla sygnałów: r1, s1, r2, s2, Y1 oraz Y2

(rys. 8.22). Zminimalizowane postacie funkcji przełączających są następujące:

                         2 1 2 2 1 1 _ 2 _ 1 _ 2 2 1 1 1 2 2 _ 1 _ 2 2 _ 1 _ 1 2 _ 1 _ 2 1 2 _ 1 _ 2 _ 2 _ 1 2 _ 2 1 _ 2 1 _ 2 _ 2 1 1 Q Q Y Q Y Q x x Q x x Q x s Q Q x Q Q x x x r Q x x Q x s Q x x Q Q x Q x r (8.9)

Realizując uzyskana funkcja za pomocą bramek logicznych dostajemy układ kombinacyjny, który wraz z dwoma przerzutnikami tworzy asynchroniczny układ sekwencyjny (patrz punkt 8,4.2).

8.3. Pytania sprawdzające

1. Podać przykłady prostych układów kombinacyjnych.

2. Wyjaśnić zasady minimalizacji funkcji przełączających metoda Karnaugha.

3. Narysować graf stanów układu Moore'a opisanego tablicą przejść - wyjść na rys. 8.16c. 4. Zaproponować realizację funkcji przełączającej

4 3 _ 1 _ 3 2 4 3 2 1, , , ) , (x x x x x x x x x f  

Przeanalizować uzyskany układ logiczny pod katem hazardu statycznego oraz sposób likwidacji hazardu - jeżeli występują.

5 Podać dowolny przykład tablicy przejść, w której wyróżnić można wyścigi krytyczne i niekrytyczne.

6 Opisać czterobitowy kod Gray'a.

Podać podstawowe własności uniwibratorów scalonych 74121. 74123

8.4.3. Układ sygnalizacji świetlnej na przejściu dla pieszych

Asynchroniczny sekwencyjny układ sygnalizacji świetlnej na przejściu dla pieszych ma spełniać następujące warunki:

a) po włączeniu napięcia zasilania zapala się ostrzegawczy sygnał żółty ( przerywany ) – naciśnięciu przełącznika o niestabilnym położeniu styków przez pieszych nie zmienia pracy układu,

b) po zmianie pozycji przełącznika umieszczonego w szafie sterowniczej zapala się zielone światło dla pojazdów i czerwone dla pieszych – naciśnięcie przełącznika przez pieszych powoduje zapalanie żółtych świateł dla pojazdów i pieszych, następnie czerwonych dla pojazdów i zielonych dla pieszych, później znowu dla pojazdów i czerwonych dla pieszych,

c) następny cykl zmiany świateł wywołany przez pieszych może wystąpić dopiero po kilku sekundach – w przeciwnym przypadku pojazdy mogłyby oczekiwać na przejazd przez bardzo długi okres czasu,

d) po chwilowym zaniku napięcia zasilania układ zostaje automatycznie wyzerowany i zapala się zielone światło dla pojazdów i czerwone dla pieszych,

e) w dowolnej chwili można ustawić przełącznik umieszczony w szafie sterowniczej w pozycji początkowej, jednak powrót do świateł ostrzegawczych następuje dopiero po zrealizowaniu pełnego cyklu świateł dla pojazdów i pieszych.

Schemat blokowy projektowanego układu przedstawiono na rys. 8.30. natomiast wykresy czasowe opisujące jego działanie na rys. 8.31. Sygnały y1 i y2 wymuszają poprzez układ

Moore’a odpowiedni cykl świateł. Sygnał y3 służy do zapewnienia odpowiedniego czasu

trwania światła zielonego dla pieszych. Zauważmy, że sygnały x1 i x2 oraz y1 i y2 mają

identyczny przebieg, więc układ Mealy’ego służy głównie do odpowiedniego uformowania sygnałów sprzężenia zwrotnego y3 i y4. Układ wejściowy służy do uformowania sygnałów x1 i

x2 na podstawie stanów styków przełączników: PK8 ( dostępny dla pieszych ) i PK9

( dostępny dla obsługi układu ). Dla zapewnienia poprawnej pracy układu, po wyłączeniu i ponownym załączeniu napięcia zasilania, służy układ automatycznego zerowania zbudowany w oparciu o uniwibratory U6.

Schemat ideowy układu wejściowego przedstawiono na rys. 8.32. Załączenie przełącznika PK9 zapala ( zmienia stan ) przerzutnik P1 ( bramki B14A i B15B ) powodując pojawienie się

sygnału x1 = 1. Chwilowe zwarcie styku przełącznika PK8 powoduje zapalenie przerzutnika

P2 ( bramki B14B i B16A ), jednak sygnał x2 = 1 pojawi się dopiero, gdy sygnał y3 przyjmie

Rys. 8.31. Przebiegi czasowe opisujące działanie układu sygnalizacji świetlnej

Sygnał y4 = 1 wygasza przerzutnik P2 , który tym samym zostaje przygotowany do

ewentualnie następnego zapalenia przez pieszych.

Zauważamy, że po wyłączeniu przełącznika PK9 przerzutnik P1 zostaje wygaszony,

czyli x1 przyjmie wartość 0, dopiero po wygaszeniu przerzutnika P2 – sygnał y4 – oraz po

przyjęciu przez y3 wartości 1.

Ponieważ równocześnie z pojawieniem się sygnału y4 = 1 sygnał y3 zmienia wartość z 1 na 0 (

patrz rys. 8.31 ), a przyjmuje ponownie wartość 1 po kilkunastu sekundach, więc dopiero wtedy układ wraca do żółtego ostrzegawczego ( pulsującego ) światła.

Sygnały wyjściowe układ Moore’a służą do zapalania odpowiednich elementów sygnalizacyjnych ( diod LED ), i tak:

z1 odpowiada kolorowi czerwonemu dla pojazdów,

z2 odpowiada kolorowi żółtemu dla pojazdów,

z3 odpowiada kolorowi zielonemu dla pojazdów,

z4 odpowiada kolorowi czerwonemu dla pieszych,

z5 odpowiada kolorowi żółtemu dla pieszych,

z6 odpowiada kolorowi zielonemu dla pieszych,

z7 odpowiada kolorowi żółtemu ostrzegawczemu,

8.4.3.1. Realizacja układu Mealy’ego

Rys. 8.33. Tablica przejść (a) i wyjść (b) układu Mealy’ego

Do realizacji elementu pamięciowego wykorzystano przerzutniki RS opisany w punkcie 8.4.2. Jak wiadomo czas opóźnienia τ = 2,5 s wyznacza kolejną chwile zmian niestabilnych stanów wewnętrznych. Na rys. 8.32. wypisano kolejne stany wewnętrzne A i stany wzbudzeń B przerzutników RS, czyli aktualne i następne stany wewnętrzne. Na tej podstawie utworzono tablice: przejść i wyjść ( rys. 8.33 ) oraz graf stanów ( rys. 8.3 ). Zauważymy, że liczba stanów wewnętrznych jest minimalna. Otrzymane tablice należy zakodować zgodnie z rys. 8.35, tak więc każda zmiana stanu powoduje zmianę sygnału binarnego tylko na jednej pozycji.

Rys. 8.34. Graf stanów układu Mealy’ego

Po przekształceniu zakodowanych tablic w postać dogodną dla metody minimalizacji Karnaugha oraz utworzeniu tablic wzbudzeń przerzutników otrzymano w wyniku minimalizacji, następujące funkcje wzbudzeń:

oraz sygnały wyjściowe:

Rys. 8.36. Schemat ideowy układu Mealy’ego

8.4.3.2. Budowa układu Moore’a

Na podstawie wykresów czasowych opisujących działanie układu Moore’a wypisano na rys. 8.31 stany wewnętrzne A i stany wzbudzeń B. Stąd tablica przejść-wyjść przyjmuje postać jak na rys. 8.37. Po zakodowaniu tej tablicy oraz utworzeniu tablic wzbudzeń otrzymano w wyniku minimalizacji, następujące funkcje wzbudzeń

oraz sygnały wyjściowe:

które realizuje układ sekwencyjny przedstawiony na rys. 8.38.

Rys. 8.37. Tablica przejść-wyjść układu Moore’a

8.4.3.3. Budowa układu sygnalizacji

W modelu laboratoryjnym trzy wymagane kolory świateł na przejściu dla pieszych uzyskano wykorzystując diody elektroluminescencyjne ( LED ) sterowane sygnałami z1, z2, z3

i z7 poprzez bramki mocy 7417 ( rys. 8.39. ).

8.5. Program ćwiczenia 8.5.1. Hazard statyczny

Połączyć układ zgodnie ze schematem przedstawionym na rys. 8.6. Na ekranie oscyloskopu obserwować i odrysować przebiegi ilustrujące zjawisko hazardu statycznego. Połączyć gniazda A1 i A2 oraz obserwować wynikający z tego efekt .Zarejestrować przebiegi.

Rys. 8.32. Schemat ideowy układu Moore’a

8.5.2. Hazard dynamiczny

Połączyć układ zgodnie ze schematem przedstawionym na rys. 8.8. Na ekranie oscyloskopu obserwować i odrysować przebiegi ilustrujące zjawisko hazardu dynamicznego.

8.5.3. Badanie szeregowo połączonych układów z hazardem

Połączyć układ zgodnie ze schematem przedstawionym na rys. 8.42. Na ekranie oscyloskopu obserwować i odrysować otrzymane przebiegi. W układzie pomiarowym zamienić miejscami układy z hazardem – obserwować i odrysować otrzymane przebiegi.

Rys. 8.40. Układ do badania hazardu statycznego

Rys. 8.42. Układ do badania efektu wynikającego z połączenia układów z hazardem 8.5.4. Wyścigi

Wyzerować asynchroniczny układ sekwencji przełącznikiem ZER. Dla różnych kombinacji sygnałów wejściowych x1 i x2 oraz dla następujących konfiguracji przełączników:

- przełączniki WYŚCIGI – BRAK WYŚCIGÓW zwolniony 1. przełączniki τ1 < τ2 wciśnięty,

2. przełączniki τ1 = τ2 wciśnięty,

3. przełączniki τ1 > τ2 wciśnięty.

- przełączniki WYŚCIGI – BRAK WYŚCIGÓW wciśnięty 1. przełączniki τ1 < τ2 wciśnięty,

2. przełączniki τ1 > τ2 wciśnięty.

obserwować oraz zanotować w tablicy 8.1 stany wewnętrzne i stany wzbudzeń przerzutników oraz stany wyjść.

Tablica 8.1 Stany: wewnętrzne, wzbudzeń oraz wyjść asynchronicznego układu sekwencyjnego.

Q1 Q2 r1 s1 r2 s2 y1 y2

8.5.5 Układ sygnalizacji świetlnej

Ustawić przełącznik CYKL PRACY w pozycji 1. Dołączyć napięcie zasilania i obserwować zachowanie się układu – stan sygnałów wejściowych i wyjściowych oraz stany wewnętrzne układów: Mealy’ego i Moore’a. W tablicy 8.2 zanotować te stany. Ustawić przełącznik CYKL PRACY w pozycji 2.

Obserwować i zanotować w tablicy 8.2 zmiany stanów dla różnych chwil włączania przełącznika START. Chwile włączania przełącznika zaznaczyć w drugim wierszu tablicy 8.2

( w trójkątach ). Ustawić przełącznik CYKL PRACY w pozycji 1. Obserwować i zanotować w tablicy 8.2 zmiany stanów.

Przełączniki START oraz CYKL PRACY odpowiadają odpowiednio przełącznikom PK8 i PK9 z rys. 8.30. Każda zmiana dowolnego stanu wyznacza kolejny numer czasu dyskretnego z tablicy 8.2.

Tablica 8.2 Stany: wewnętrzne, wejść i wyjść układów sygnalizacji świetlnej

CYKL PRACY 1 2 1 Dyskretny czas 1 2 3 4 n n+1 x1 x2 Q1 Q2 Q3 y1 y2 y3 y4 Q4 Q5 z1 = z6 z2 = z5 z3 = z4 z7 8.6. Tematy do opracowania

8.6.1. Wyjaśnić przyczynę zniekształceń przebiegów uzyskanych w p. 8.5.1. Literatura:

1. Kalisz J.: Podstawy elektroniki cyfrowej, WKŁ , Warszawa 1998.

2. Lisiecka-Frąszczak J: Synteza układów cyfrowych, Wydawnictwa Politechniki Poznańskiej , Poznań 2000.

3. Majewski W.: Układy logiczne, WNT, Warszawa 1976

4. Misiurewicz P, H. Grzybek: Półprzewodnikowe układy logiczne, WNT, Warszawa 1975, str. 83-177.

5. Pieńkos J, Turczyński J : Układy scalone TTL w systemach cyfrowych, WKŁ, Warszawa 1980.

6. Traczyk W. :Układy cyfrowe. Podstawy teoretyczne i metody syntezy, WNT Warszawa 1986.