Niniejsza praca doktorska dotyczy rozwoju układów scalonych dla systemu dys-trybucji mocy w modułach krzemowych detektorów paskowych dla przyszłego detek-tora wewnętrznego eksperymentu ATLAS, przeznaczonego do pracy w warunkach zwiększonej świetlności akceleratora LHC (HL-LHC). Ze względu na wymagania odporności radiacyjnej w zakresie całkowitej dawki jonizującej do 100 Mrad zostały przeprowadzone testy efektów radiacyjnych w tranzystorach wybranych technologii (CMOS 90 nm i 130 nm).
W pracy zostały przedstawione cztery projekty układów scalonych: dwóch prze-tworników mocy DC-DC, pracujących w oparciu o przełączane pojemności oraz dwóch liniowych regulatorów napięcia. Wszystkie prezentowane układy zostały wy-konane w technologii CMOS 130 nm. Przedstawiono również wyniki ich testów ra-diacyjnych.
Omówione zostały dwa konwertery DC-DC na przełączanych pojemnościach, mianowicie podwyższający i obniżający napięcie. Podczas procesu projektowania szczególny nacisk położono na redukcję strat mocy. Dzięki temu przetworniki cha-rakteryzuje wysoka sprawność, która wynosi 85 % dla konwertera podwyższającego oraz 91 % dla konwertera obniżającego napięcie.
Praca zawiera również opis projektu dwóch liniowych regulatorów napięcia. Pierw-szy z nich został wykonany w oparciu o konwencjonalną architekturę z tranzystorem wyjściowych typu NMOS, natomiast drugi pozwala uzyskać bardzo niski spadek na-pięcia dzięki zastosowaniu tranzystora typu PMOS. Oba układy scalone charaktery-zują się wysoką sprawnością, stabilnym napięciem wyjściowym oraz niskim spadkiem napięcia na elemencie szeregowym.
This thesis describes the development of the prototype integrated circuits meant to be implemented in the power distribution system proposed for the silicon strip detector modules of the upgraded ATLAS Inner Detector operating at the High Luminosity LHC (HL-LHC). A good radiation tolerance up to the total ionising dose of 100 Mrad is required, hence the irradiation tests of the semiconductor structures manufactured in two deep submicron technologies (CMOS 90 nm and 130 nm) have been performed.
The author presents designs of four integrated circuits: two switched capacitor DC-DC converters and two linear voltage regulators. All discussed circuits have been designed and manufactured in the 130 nm CMOS process. The results obtained from the irradiation tests have been presented.
Two switched capacitor DC-DC converters, a step-up and step-down converter, are presented. During the design process special emphasis has been put on the reduction of power losses occurring in the switching MOSFETs. Thus, the converters are characterised with very high power efficiencies, 85 % and 91 % for the step-up and step-down converter, respectively.
The linear voltage regulators, a classical architecture using an NMOS transistor and an LDO employing a PFET as a pass device, are presented. They fulfil the requirements concerning the level of the output voltage, output current range and voltage regulation. Both architectures allow for very low values of the dropout volt-age which result in significant reduction of power losses and high power efficiency.
