Mikrokomputer w 8101 jako środek do uruchamiania systemów mikroprocesorowych

(1)

Seria: INFORMATYKA z. ? Nr kol. 683 ZESZYTY NAUKOWE POLITECHNIKI Ś LĄSKIEJ _______________ 1981

Bogdan LENT Eugeniusz KULINEK

MI KROKOMPUTER W 8101 3AK0 ŚRODEK

DO URUC HA MI AN IA SY STEMÓW MIKR OP RO CE SO RO WY CH

S t r e s z c z e n i e . A r t y k u ł prezentuje pewne rozwiązanie konstrukcyjno mi kr okomputera W 8101 pr ze znaczonego do pomocy w projektowaniu i uruchamianiu sy stemów mikroprocesorowych.

W kontekście przekroju przez środki uruchomieniowe systemów m i k r oprocesorowych podano założenia projektowe W 8101. Opis kons tr uk

cji uzup eł ni on y Jest ocenę wg kryterium przydatności w uruchamianiu ww. systemów. W zakończeniu zebrano do świadczenia 1 uwagi z ek sp lo

atacji W 8101.

1. ŚRODKI UR UCHOMIENIOWE SY STEMÓW MIKROPRO CE SO RO WY CH

Rozwojowi technologii uk ładów mi kr op rocesorowych towarzyszył postęp w dziedzinie narzędzi pomocnych w efektywnej aplikacji systemów opartych na tych układach.

I tak kolejno powstawały:

- a n a l i z a t o r y - t e e t e r y : specjalnie opracowane urzędzenla elektroniczne, które po włęczeniu w system testowały 1 monitowały Jego stan. Urządze- nia te, częste specjalizowane ma sz yn y cyfrowe, wł ączane sę w sy6tem te

stowany na ogół Jako jego urządzenia zewnętrzne,

- symulatory: pr ogramy dowolnej ma szyny cyfrowej, które po zadaniu od po

wi ed ni ch parametrów systemu mi kroprocesorowego reagowały na zmiany d a nych we jś ci ow yc h w sposób pr ze wi dy wa ny dla projektowanego systemu, - c r o s s - k o m p i l a t o r y : prog ra my tłumaczące program systemu m i k r op ro ce so ro

wego napisany w do wo ln ym języku tłumaczonym przez dowolną m.c. na kody maszynowe sterujące mikroprocesorem,

- mi krokomputerowe środki uruchomieniowe

złożone systemy wi eloprocesorowe: wyposa żo ne w bogate oprogramowanie sy

stemowe, kompilujące bezpośrednio z do wo ln eg o Języka wyżs ze go rzędu, testujące uruchamiane systemy drogą urządzeniowej emulacji, tj. w ł ąc ze

nia testera w miejsce procesora systemu testowanego,

proste bazowe systemy mikroprocesorowe: gwarantują możliwość testowania systemu zbudowanego w oparciu o podstawowy blok mikroprocesorowy. Blok ten na ogół zawiera grupę procesora, minimalnej objętości pamięci o d o

(2)

110 0. Le.it. E. Kulinek

stępie swobodnym, klawiaturę i wyświetlacze oraz monitor, tj. program złożony z p ro c e d u r inicjujących prawidłowy pracę systemu.

Do ostetnio wymienionej grupy należy mikrokomputer W 8101.

2. KONCEPCJA W 8101

Projekt systemu oparto na następujących założeniach:

- bazowanie na konstrukcji typowej sy stemów mlkroprocesorowycn W 8000 z wprowadzeniem zmian zapewniających maksymalną Ingerencję operatora w pracę systemu,

- uniwersalność konstrukcji uzyskaną z zamienności modułów.

- maksymalne czytelność stanu systemu dla o p e r a t o r a .

- maksymalna możliwa bierna ingerencja w cystern drogą rozwiązań ur z ą d z e niowych ,

- minimalna liczba urządzeń peryferyjnych, - proale niezbędne oprogramowanie.

Przez ingerencję bierną rozumie 3ię tutaj możliwość zatrzymanie i kon

troli pracy aystemu baz podejmowania przez system operacji automatycznych w momencie lngarencji.

3. ROZWIĄZANIE KONSTRUKCYJNE I RE AL IZ AC JA W 8101

3.1. Organizacja magistral

Mikrok om pu te r W 8101 Jest systemem ma gi st ra lo wa z o r i e n t o w a n y m , tzn. ko

munikacja między dowolnymi dwoma blokami może odbywać elę wyłącznie po

przez wspólne magistrale systemowe (rys. l ) . Magistrale systemu W 8101 wyróżniają:

a) sygnały adresowd (A0-A15) »« magistrala adresowa b) sygnały danych (00-07) » magistrala danych c) sygnały kontrolno-sterujące (łącznie 14)

Ad o. Linie aygr.ełów adresowych sterowano są z mi kroprocesora Intel 80e0 A lub z bufora adresu pulpitu operatora. Pozostałe bloki i elementy systemu są Jadynie odbiorcami tych sygnałów. Z powyższych w z g l ę d ó w jak i zaleceń konstrukcyjnych przyjęto sterowanie magistrali elementami z ot wartym ko

lektorem (rys. 2).

Ad b. Linia sygnałów da nych zapewnia transmisję między dowo ln ym i dwoma blokami w do wolnym kierunku. Dw uk ie ru nk ow oś ć oraz po ws ze ch no ść trzystano- wych sygnałów magistrali danych w elementach układów scalonych spowodowa

ła, że arbitralnie przyjęto magistralę da ny ch jako trzyatanową.

(3)

M l k r o k o m p o t o r W B 1U1 jako ś rodek lii

1 jfrv'Citrr i

! tflrt-l.no

V

! i -D,t j i 0 w’rui're i

L ___

■ f t

! Korla i *yj*>lcrru

11 Horio i Denkern

.

ⁱ

P.irrvo. ’

P.AM 1

: 1 :

i >

!.t

_

f\ ■ ■

f i

U

---

J 'w

---

i

U

cyislrale sijsUrrowe.

- J

M M 1 1 L L

UMcd zoyloczj

Rys. 1. Struktura biokcwa systemu

ł j r * 5 V

V

P.

A J V

RAM

I ID"

PR OM

“=D-

_{u w czyt}

U W pęr( I

u w . DZM

Rys. 2. Generacja i obciężenie linii adresowej Ap

(4)

112 B. L e n t . E. K u l i n e k

Ad c. Sygnały ko nt ro lno-sterujące obejmuję:

- IOW - sygnał wpisu da ny ch instrukcji wy pr ow ad za ni a danych OUT, - IOR - sygnał wc zy ta ni a danych instrukcji wp ro wa dz an ia danych IN, - M E M W - sygnał wp is u da ny ch do pamięci,

- MEMR - sygnał odczytu danych z pamięci,

- READY - sygnał informujący procesor o zakończaniu operscji przesyłu d a nych ,

- WAI - sygnał potwie rd za ją cy oczekiwanie procesora no zakończenie op e r a cji przesyłu danych,

- RBL - linia blokowania sygnału READY w pracy k r o k o w e j , - INT - sygnał przerwania realizacji aktualnago programu, - INTA - potwierdzenie przyjęcia przerwania przez procesor, - INTE - sygnał informujący o d o pu sz cz al no śc i przerwań, - HOLD - sygnał zatrzymania prac y procesora,

- HOŁDA - sygnał potwierdzenia za tr zy ma ni a pracy procesora,

- RESET - sygnał ustawienia licznika instrukcji na zero i start systemu, - 0 2 - sygnał zegara systemu - 870 n s ,

- OSC - sygnał zegara - 96,6 ns.

3.2. Jednostka centralna

Jednostka centralna obejmuje blok procesora W 8101 i blok pamięci sy s

temu. Blok procesora zawiera mi kr oprocesor 8080 A, układ zegara i sy n

chronizacji sygnałów sterujących - Intel 8224 oraz bufor magistrali d a nych i generator sy gnałów sterujących Intel 8228. Ponadto blok ton o b e j muje układ realizacji pracy krokowej. Proca krokowo polega na zatrzymaniu procesora w stanie Wait w każdym cyklu odwołania do pamięci lub peryferii do chwili naciśnięcia przycisku READY na pulpicie operatora.

Przełączenie w reżim pracy ciągłej odblokowuje bezpośrednie przejście sygnału READY do elementu Intel 8224.

Układ pr zerwań hierarchizuje przerwania na pojedynczej linii p r z e ry wa

jącej w sposób programowany, tzn. program obsługi przerwania sprawdza zgło

szenia urządzenia we dł ug kolejności w a ż n oś ci (pulpit, konsola itd.).

Blok pamięci oparto na elementach Intel 2102. W rozwiązaniu przyjęto pracę procesora z maksymalną szybkością bez stanu oczekiwania Wait (READY generowane natychmiast po odwołaniu się do tego bloku).

3.3. Karta monitora 1 konsoli DZM/KSR Karta obejmuje:

a) blok monitora,

b) blok układu po średniczącego konsoli DZM/KSR.

(5)

M i k r o k om pu te r W 8101 jako środek. 113

+5V

Ad a. Blok monitora zawiera dekoder adreau, blok pamięci stałej elementów EPROM Intel 1702 A objętości dopuszczalnej 2k oraz bufor da ny ch w y j ś c i o wych.

Ad b. Blok układu po średniczącego konsoli OZM/KSR obejmuje:

- układ w s p ó ł p r a c y z drukarkę znakowo-nozalkowę OZM/KSR

- pr ogramowalny uniwersalny układ do transmisji szeregowej Intel 8251.

Mo ni to r ustala reżim w s pó łp ra cy układu, dopuszcza się Jednak zmianę re

żimu przez użytkownika na drodze programowej - bufory magistral systemowych.

Reżim w s p ó ł p r a c y układu po średniczgcego i DZM/KSR ustalony przez mo ni

tor wy bi er a z do pu sz cz al ny ch transmisję asynchronicznę szeregowę według formatu: bit startu, 7 bitów danych, bit parzystości i 2 bity stopu. S z y b kość pr zesyłu informacji wy no si 96 00 bodów z kontrolę pa rz ystości co znak.

Nozw lę za ni e urzędzeniowe dopuszcza w s pó łp ra cę Jednostki centralnej z blokiem układu po średniczęcego na zasadzie:

- przepytywania stanu bloku układu po średniczęcego - przerwań priorytetowych.

Mo n i t o r tego systemu ustala pracę z pr zepytywaniem programowym.

(6)

114 3. t.ent , E. K u l i n e k

Rys. 4. Uklsd ws pd lp ra cy systemu z DZM/KSR

(7)

Mikrok om pu te r W 8101 jako środak. 115

3.4. Karta peryferii 1 pulpit operatora

Karta organizuje współp ra cę Jednostki centralnej z:

- pulpitem operatora, - czytnikie.u,

- perforatorem.

Czytnik i perforator powoduję zawieszenie procesora w stanie Walt aż do momentu zakończenia operacji ne 8-bitoweJ danej. Pulpit operatora ws pó łdziała z Jednostkę centralnę poprzez bufory pr ze łęczników 1 indyka

tory stanu magistral.

Bufor pr zełęczników dopuszcza bezpośredni dostęp i modyfikację za wa r

tości pamięci systemu z wy kl uc ze ni em ingerencji w stan rejestrów proceso

ra (ingerencja bierna).

Indykatory etanu magistral w pełni określaję stan systemu: dla os ią g

nięcia togo celu wp ro wadzono do da tk ow o obok sygnałów sterujących Intel 8080 A, sygnał pracy krokowej RBL monitorowany na pulpicie operatora.

3.5. Karto RAM

Karta oparta Jest na elementach pamięci dynamicznej Intel 2107 B. W y różnia się układ odświeżania zawartości pamięci oraz arbiter dostępu do -bloku pomięci. Niez bę dn y Jest też dekoder adresu 1 bufor danych.

Pojamność pamięci 12 kby, maksymalny czas odczytu 750 n s , maksymalny czas zapisu 1400 ns.

4. OCEN A KONSTRUKCJI

4.1. Cech y pr ad yatynujpce W 8101 do uruchamiania syotemów mi kr op ro ce

sorowych :

a) realizowalność pełnej listy 238 instrukcji procesora Intel 8080 A poz

wa lająca na testowanie dowolnego systemu opartego na tym procesorze z ograniczeniem wy ni kającym z wy korzystywanych w uruchamianiu modułów W 8101,

b) moduło wo ść przy oriontecjl magistralowej pozwala na włączenie pod sys

tem dowolnej cz ęści urządzeniowej użytkownika. Uniwersalna Jednostka centralna pozwala na przeprowadzanie testów zastępując jednostką cen

tralnę użytkownika. Uruchamianie systemów o innych (standardach mech a

nicznych i ol ek tr yc zn o- lo gi czn yc h wy ae go użycia układów pośredniczących.

c) zm ie nn oś ć lokalizacji fizycznej kart zwiększa swobodę gabarytów kort, d) na podkreślanie zasługuje pr zyjęty standard linii READY. W systemie

W 8101 jest ono interpretowana Jako linia gotowości urządzenia w pr ze

ciwieństwie do standardu Intela. Oznacza to, że stanom normalnym Jest stan ws ka zu ją cy na niegotowość urządzenia do kontynuowania programu.

Dzięki tanu:

(8)

116 B. Lent. E. Kullnek

- nie 'ma ograniczeń na czas odpowiedzi urządzenia (wg firmy Intel o k o

ło 110 ns). Pozwala to na projektowania na bazie do st ęp ny ch w kraju elementów z up roszczeniem logiki układu

- odwołanie aię do nie istniejęcego bloku powoduje zawieszenie się p r o

cesora w stenie Walt. Ułatwia to kontrolę z pulpitu poprawności rea

lizacji uruchamianego programu.

e) praca krokowa oznacza możl iw oś ć zatrzymania procesora przy każdym o d w o łaniu się Jego do pamięci lub urzędzenis peryferyjnego. Pozwala to na głębszą analizę pracy 1 kontrolę poprawności niż w przypadku syst e

mów Intela pr zerywajęcych realizację wyłącznie w odstępach jednej in

strukcji (mogęcej zawi er ać kilka od wołań do pamięci).

f) pełna możliwość kontroli wszyst ki ch sy gnałów systemu mi kr op r o c e s o r o w e go z do da tkowymi sygnałami zwięzanyml z pracę k r o k o w ę , cięgłę 1 be z p o średnim do st ęp em do pamięci.

g) minimalne op ro gramowanie zwiększajęce efek ty wn oś ć wykorz ys ta ni a części urzędzenlowej W 8101 w ur uc ha mi an iu programów użytkowych.

4.2. Po św iadczenia konstrukcyjne 1 uwagi

Roczna eksploatacja W 8101 potwierdziła popraw no ść założeń kons tr uk

cyjnych i projektowych.

W trakcie prac z W 8101 na sunęły się następujące spostrzeżenie:

- do st ęp no ść el ementu do transmisji równoległej Intel 8255 w p ł y n ę ł a b y d o datnio na szybkość, poprawność i ni ez aw od no ść prac y czytnika i pe rf or a

tora z systemem. By ło by to Jednak krokiem w kierunku bardziej złożonych systemów m l k r o p r o c e o r o w y c h , co nie mi eściło się w założeniach systemu, - istnieje możliwość włączenia czytnika i perforatora pod ko ntrolę ele

mentu Intel 8251. Up ra sz cz ał ob y to ar ch itekturę systemu, ale po zb aw ia

łoby możliwości bieżącej zm iany reżimu prac y układu Intel 8251. Ta os ta

tnia możl iw oś ć wydała się nam cenniejsza w systemie uruchomieniowym, - kierunek i tendencje rozwoju wska zu ją na pr zy da tn oś ć urządzeniowej h i e

rarchizacji pr zerwań drogą rozdzielenia linii INT na INTO -I NT 7 i w p r o wadzenia elementu Intel 8214 lub 8259.

Ak tu al ni e Jednak wszy st ki e urządzenia nie korzystają z możliwości pracy z przerwaniami. Podobnie rzadko przerywa pracę operator z pulpitu (chę

tniej używa R E S E T ) . W tej sytuacji zbyteczna Jest rozbudowa przerwań pociągające za sobą rozbudowę ob sługi urządzeń peryferyjnych,

- system zo stanie w z b o g a c o n y o zegar interwałowy. Uego brak odczuwa się w przypadku zawieszenia lub zapętl an ia się programu o dużej liczbie in

strukcji i uciążliwym wó wczas testowaniu w reżimie pracy krokowej.

(9)

Mi kr o k o m p u t e r W 8101 jako środek. 117

P o d z i ę k o w a m l a

P r ag ni em y wy ra zi ć naaze po dz iękowanie Panu prof, dr inż. Stafanowl Wę gr zy no wi za merytoryczne opiekę nad pracami 1 stworzenie nam możliwości kontynuowania prac w Instytucie Informatyki Czasu Rz eczywistego Po li te ch

niki ślęekiej.

LITERATURA

[1] D.P. Martin: M i c r o c om pu te r Design. M a r t i n Re se ar ch 1976.

[2 ] Czuthikonda V. Rao: Micr op ro ce ss or s and Microc om pu te rs System.

[3] Intel 8080 A Users M a nu al Intel 1975.

[4 ] Intel 1977 Data Catalog.

[5 ] Na tional Se mi conductor 1975 Oats Catalog.

[6] Texas Instruments 1977 Data Book for Design Engineers.

[7] Uk ła dy Cyfrowe MOS-LSI, Pieńkos, Turczyński.

[8] Dokumentacja techniczna czytnika CT 2100, perforatora PT 105 S, d r u

karki DZM/KSR.

Recenzent

Doc. dr lnż. Z d zi sł aw Pogoda

• Wpły nę ło do Rsdakcjl 3.12.1979 r.

M H HH-3BM W 8 1 0 1 - CFBflCIBO 3AB0flKHi MHKPOnPOliECCOPHHX CHCTEM

P e 3 » u e

C i a i K H i n p e s c i & B j m e i H o x o T o p o e E O H C T p y n iiH O H H o e p e n e m i e M H H H -3 BM W 8101, n p e flH a 3 H a H 8 H H 0 ft O K a a a r s . n o u o m t n p a n p o e K T i i p o B a s i i H u 3 a a o ^ K e U H K p o n p o n a c - COpHHX C H C T eM , B K OHTSKCTe 0 ( 5 3 0 p a . C p a« C T B BaBOflKH M KK pOnpOnOCOOpHliS: C H C - T6M %a.mL n p o e K T H H e 3 a # a H H iŁ W 8101. O n H c a a a e K O H O ip y K n siH n o n o z H O H O o ije E K O ti n o K p H i e p H n u n p H r o f l H o c i H f ljin 3 a a o A K a . B u a ie y n o L tH B y T u x c u c t o m . B. s a K jr m e H H H o o d p a H Ł i o n u z H k n p H u a H a H H H n o 3 K c m r y a i a n H H W 8101.

(10)

118 B. L e n t , E. Kullnek

MI CR OCOMPUTER W 8101 AS THE MI CROPROCESSOR SYSTEMS DEVELOPMENT TOOL

S u m m a r y

Tha popar presents a hardware construction of tha W 8101 microcomputer, designed for the mi cr oprocessor systems d e v e l o p m e n t ,purposes.

The microcomputer d e v e l o p m e n t .systems (MDS) cross-section otates the back-ground for the W 8101 concept presented. The W 8101 hsrdwore d e s c r i p tion is followed by conclusions with regard to the mi crocomputer d e v e l o p ment usability. The experiences end the exploitations' remarks close the paper.