Badanie funktorów logicznych RTL - Ćwiczenie 2
1. Cel ćwiczenia
Zapoznanie się z podstawowymi strukturami funktorów logicznych realizowanymi w technice RTL (Resistor Transistor Logic) oraz zasadą ich działania.
2. Wykaz przyrządów
• zasilacz programowany,
• woltomierz cyfrowy.
3. Przedmiot badań
• płytka montażowa z tranzystorami i rezystorami, pokazana na rysunku 1.
Rys.1. Płytka montażowa
4. Wprowadzenie teoretyczne
Bramki RTL charakteryzuje prosta konstrukcja, co jest ich podstawową zaletą.
Zasadniczą ich wadą jest jednak mała odporność na zakłócenia. Baza każdego tranzystora jest bezpośrednio dostępna dla sygnałów zakłócających. Ze względu na jednostopniowy charakter wzmacniacza bramek, układy RTL cechuje nieduża obciążalność.
Podstawowe dane techniczne bramek RTL zestawiono w poniższej tabeli:
zasilanie do 24 V poziom logicznego „zera” (0) < 0,3 V poziom logicznej „jedynki” (1) 5 ÷ 24 V
czas propagacji bramki ≤ 2 µs obciążalność kilka
moc strat 40 ÷ 100 mW
RC =470
RE=10k
BC211 BC211
RB =2,7k RC =470
RB =2,7k
1
1
2
2
T1 T2
Podstawowym układem w technice RTL, w którym wykorzystuje się tranzystor bipolarny jako element logiczny, jest bramka NOT (inwerter), której schemat ideowy oraz tabelę stanów logicznych pokazano na rysunku 2. Punkt pracy tranzystora w tym układzie przyjmuje na charakterystyce IC = f(Uwy), pokazanej na rysunku 3, jedno z dwóch ściśle określonych położeń. Odpowiadają one odpowiednio:
• stanowi nasycenia - przez tranzystor przepływa wtedy maksymalny prąd kolektora IC
wynikający z wartości RC
= −
C CE CC
C R
U
I U oraz
• stanowi zatkania - prąd kolektora IC jest wtedy prawie równy zeru.
Uwe Uwy
0 1
1 0
Rys.2. Schemat ideowy i tabela stanów logicznych bramki NOT
Rys.3. Charakterystyki wyjściowe tranzystora Rozpatrzmy dokładniej wspomniane dwa stany pracy tranzystora:
1) stan nasycenia:
• na wejście układu z rysunku 2 podajemy „jedynkę” logiczną (1), czyli UWE =5V ,
• złącze baza-emiter tranzystora T jest spolaryzowane w kierunku przewodzenia
(
UBE ≈0,7V)
,UCC=+5[V]
Uwy
Uwe
RB iB
RC
iC
T
UBE
B
C
E
UCE
UR c
iB 6 = max
iB 5
iB 4
iB 3
iB 2
iB=0 Stan zatkania Stan nasycenia
(0) (1)
UCC
UCE [V]
Prosta rezystora RC
iC [mA]
• płynie prąd bazy IB, zależny od wartości rezystora RB
= −
B BE WE
B R
U
I U ,
• tranzystor silnie przewodzi, aż do nasycenia (prąd kolektora IC >βIB, gdzie β- wsp.
wzmocnienia tranzystora),
• na rezystorze RC odkłada się napięcie URc, równe w przybliżeniu napięciu zasilającemu UCC (ponieważ napięcie UCE w nasyceniu ma znikomo małą wartość ok. 0,2V),
• napięcie wyjściowe:
RC
CC
WY U U
U = − , a więc 0UWY =UCE ≈ , czyli na wyjściu pojawia się „zero” logiczne (0).
2) stan zatkania:
• na wejście układu z rysunku 2 podajemy „zero” logiczne (0), czyli UWE =0V,
• złącze baza-emiter tranzystora T nie jest spolaryzowane w kierunku przewodzenia,
• prąd bazy IB = 0,
• tranzystor nie przewodzi prądu IC≈0 (w szczególności płynie znikomo mały prąd blokowania),
• napięcie na rezystorze RC jest w przybliżeniu równe zero
(
URC ≈0)
,• napięcie wyjściowe:
RC
CC
WY U U
U = − , a więc UWY =UCE ≈UCC, czyli na wyjściu pojawia się „jedynka” logiczna (1).
5. Przebieg ćwiczenia
• wykorzystując płytkę montażową zbudować kolejno układy pomiarowe dla każdej badanej bramki wg schematów ideowych pokazanych na rysunkach 4, 5a, 5b, 6, 7 i 8,
• podłączyć woltomierz cyfrowy na wyjściu badanej bramki,
• po sprawdzeniu poprawności montażu podłączyć do układu napięcie UCC=+5V z zasilacza programowanego,
• uzupełnić podaną poniżej tabelę stanów logicznych podając na wejścia badanej bramki określone kombinacje zer i jedynek oraz mierząc napięcie wyjściowe za pomocą woltomierza,
• zeru logicznemu (0) odpowiada napięcie o wartości ok. 0V, natomiast jedynce logicznej (1) odpowiada napięcie o wartości ok. 5V.
Tabela stanów logicznych badanej bramki Uwe1 Uwe2 Uwy [V] Uwy
0 0
0 1
1 0
1 1
6. Sprawozdanie z przebiegu ćwiczenia
Na podstawie przeprowadzonych pomiarów należy przygotować sprawozdanie, które powinno zawierać: zrealizowane na zajęciach struktury bramek wraz z ich tabelami stanów logicznych, opis działania wybranej bramki dla dwóch różnych stanów na jej wyjściu oraz wnioski końcowe.
7. Schematy ideowe badanych bramek
Rys.4. Bramka NOT
Rys.5a. Bramka NOR
Rys.5b. Bramka NOR (druga wersja) Uwy
Uwe1
T1
iC
UCC=+5[V]
Uwe2
RB
RB iB iB
RC
2 2
1 1
1
UCC=+5[V]
Uwy
Uwe
iB
iC
T1
RB
RC
1
1
Uwe1
RB Uwy
T1
T2
UCC=+5[V]
Uwe2
RC
2
1
RB1 iB 1
iB2
iB2
Rys.6. Bramka OR
Rys.7. Bramka NAND Uwe1
RB iB
RB iB
Uwy
RC
T1 T2
UCC=+5[V]
Uwe2
RC
2 2
1 1
1 2
UCC=+5[V]
Uwy
Uwe1
RB iB
iC
RC
Uwe2
RB iB
T2
T1
2 2
1 1
1
Rys. 8. Bramka AND
Uwy
Uwe1
RB iB
Uwe2
RB iB
T1
T2
iC
UCC=+5[V]
RE
2 2
1 1
