^oa.^
PRACE Instytutu Maszyn
Matematycznych
PAN
- 2 . 2 . 2 5 6 H
Tom III Praca B 1 0 ( 2 3 )
ZESPÓŁ PODSTAWOWYCH UKŁADÓW MAGNETYCZNYCH I T R A N Z Y S T O R O W Y C H DO M A S Z Y N Y C Y F R O W E J
A n d r z e j K O J E M S K I , Ta d e u s z S IN K IE W IC Z
i E A C B
Tom III Praca B 10/23/
ZESPÓŁ PODSTAWOWYCH OKŁADOW MAGNETYCZNYCH I TRANZYSTOROWYCH DO MASZYNY CYFROWEJ
Andrzej KOJBMSKI, Tadeusz SUiKIEWICZ
Warszawa 1965
Copyright © 1965 - by Instytut Maszyn Matematycznych, Warszawa Wszelkie prawa zastrzeżone
K o m i t e t R e d a k c y j n y
Leon ŁUKASZEWICZ /redaktor/, Antoni MAZURKIEWICZ, Tomasz PIETRZYKOWSKI /z-ca redaktora/, Dorota FRAWDZIC,
Zdzisław WRZESZCZ.
Redaktor działowy: Andrzej KOJEMSKI.
Sekretarz redakcji: Romana NITKOWSKA.
Adres redakcji: Warszawa, ul.Koszykowa 79, tel.28-37-29
Instytut Maszyn Matematycznych Praoa B 10/23/
© 1965.02.
681 .14-523.8:621.374.3
ZESPÓŁ PODSTAWOWYCH UKŁADÓW MAGNETYCZNYCH I TRANZYSTOROWYCH DO MASZYNY CYFROWEJ Andrzej KOJEMSKI, Tadeusz SINKIBWICZ Pracę złożono 15.01.1964 r.
Podano schematy i sposób wykorzystania funktorów logicznych zrealizowanych w oparciu o dynamiczne układy magnetyczne i tranzystorowe. Zamieszczono przykłady realizacji niektórych sieci logicznych z powyższych układów. Przedstawiono korzyści wy- nikająoe ze stosowania omawianych układów do bu
dowy bloków cyfrowych.
S P I S T R E Ś C I
1. W S T Ę P ... 4
2. PODSTAWOWE UKŁADY MAGNETYCZNE ... 5
2.1. Ferrytowo-diodowe układy typu P O D ... 5
2.2. Możliwości modyfikacji układów POD . . . . ... 7
2.3. Wyniki wstępnych badań zmodyfikowanych układów ... 12
3. PODSTAWOWE UKŁADY TRANZYSTOROWE ... 14
3.1. Powielacz mooy F F - 1 ... 14
3.2. Punktor sumoiloczynu S I ... ... ... 16
3.3. Równoległy sumator z automatyczną likwidacją przeniesień . . . . 20
4. ZAKOŃCZBNIB... 24 Literatura
Summary .
26 27
4 Andrzej KOJEMSKI, Tadeusz SINKIEWICZ S ra c e BOI
1. WSTĘP
W Instytuoie Maszyn Matematycznych PAN opracowano maszynę cyf
rową typu ZAM-3. Do budowy urządzeń wewnętrznych maszyny wykorzy
stano podstawowe układy magnetyczne. Analiza przyjętego rozwiąza
nia tej ozęśoi maszyny od strony technicznej i układowej wykaza
ła, że istnieje realna możliwość zbudowania zmodyfikowanej maszy
ny cyfrowej o podobnej organizacji, lecz znacznie szybszej, przy jednoczesnym użyoiu mniejszej ilości sprzętu. Proponowane zmiany polegają na zmodyfikowaniu opracowanych podstawowych układów mag- netycznyoh FOD [11] , zastosowaniu specjalnyoh układów tranzysto
rowych, przyjęciu nowego rozwiązania sumatora i opraoowaniu in
nych algorytmów wykonywania operacji.
W niniejszej pracy, składającej się z dwóch zasadniczych częś
ci, omówiono podstawowe układy magnetyczne i tranzystorowe wraz z szeregiem przykładów wykorzystania tych układów do budowy nie
których sieci logicznych.
W części pierwszej omówiono możliwości nowych rozwiązań ferry- towo-oporowo-diodowych podstawowych układów magnetyoznych pracu
jących w teohnice dynamicznej. Układy te stanowią szeregowe im
pulsowe wzmacniaoze magnetyczne, których działanie oparte jest na zasadzie pracy wzmacniaoza Ramey’a [7] .
Część druga zapoznaje czytelnika z proponowanymi układami tran
zystorowymi. Układy przystosowane są do współpracy z podstawowymi układami magnetycznymi FOD, przy czym można je podzielić na dwie grupy w zależności od przeznaczenia. Układy pierwszej grupy służą do wzmocnienia /praktycznie bez opóźnienia/ mocy na wyjściu ukła
dów magnetycznych, natomiast układy drugiej grupy umożliwiają re
alizację funkcji logicznych typu sumoiloozynu w przeciągu jednej fazy zegarowej i stwarzają możliwość wykonania równoległego suma
tora o szybkości działania znacznie wyższej od szybkości sumatora zbudowanego na układach magnetycznych FOD.
Część pracy dotycząca podstawowych układów magnetycznych zos
tała napisana przez A. Kojemskiego, natomiast część związaną z podstawowymi układami tranzystorowymi napisał T. Sinkiewicz.
B 10/23/ PODSTAWOWE UKŁADY MAGNETYCZNE I TRANZYSTOROWE DO M. C. 5
Przydatność i praktyczne korzyści jakie dałoby zastosowanie opisywanych układów zostały potwierdzone pracami mgr inż. J. So- bańoa, który wykonał projekt równoległego arytmometru opierając się na proponowanych przez autorów układach [i 0] .
Autorzy składają podziękowanie mgr inż. J. Sobańcowi za owocną współpracę oraz dr inż. Z.Sawickiemu za zainteresowanie i osobis
tą zachętę do napisania przedstawionej pracy.
2. PODSTAWOWE UKŁADY MAGNETYCZNE
2.1. Ferrytowo-diodowe układy typu FOD
Opracowane w IMM podstawowe układy magnetyczne' typu F OD [11]
działają na podobnej zasadzie jak opisywane w literaturze układy zwane "ferractorami" [2] , [7]. Są to szeregowe impulsowe wzmacnia
cze magnetyczne, w których wykorzystuje się zmienność impedancji uzwojenia nawiniętego na rdzeniu ferrytowym o pręstokątnej pętli histerezy, połączonego szeregowo z obciążeniem. Stanowią one uk
łady impulsowe, których oykl pracy składa się z dwóch taktów /faz/. V/ Jednym takcie, zwanym wejściowym, odbywa się ustalanie stanu rdzenia magnetyoznego przez obwód wejściowy. W drugim tak
cie, zwanym wyjściowym, w zależności od początkowego stanu rdze
nia następuje lub też nie jego przełączanie. YY przypadku gdy rdzeń jest przełączany /w kierunku przeciwnym niż w takcie wejś
ciowym/ odpowiada to dużej impedancji szeregowo włączonej z ohr- ciążeniem i całe prawie napięcie zegara zasilającego odkłada się na uzwojeniu wyjśoiowym. Na wyjściu układu brak Jest wówczas im
pulsu, a może pojawić się tylko nieznaczne zakłócenie. W przy
padku gdy rdzeń nie jest przełączany, w uzwojeniu wyjściowym na
rasta prąd, odpowiadając przesuwaniu się wzdłuż płaskiego odcinka pętli histerezy rdzenia, a na wyjściu pojawia się prostokątny
6 Andrzej K0JEM3KI, Tadeusz SIHKIEY/ICZ Prace IKK
b.
uzp Uzo
SS U S.i
t1 1
WV I
.O 'rł
i ?
d.
K o nwencja zwykła
*n ■h -
Z, - + - Z *i
i -1
K onwencja odwrotna
? = i E I H 2
^
2
" ■ ni-1 P o z y t o r
Konwencja zwykła
Tfu
h
Z, - I , ■ X x . i - 1 Kon we nc ja odwrotna
■ [|— Z;
Z 2 - X , . H X1
i-i
H • t » t o r
Rys. 1. Schematy ideowe, symbole graficzne i postacie realizowanych funkcji dla obu konwencji oraz przebiegi napięć dla układów ROD.
a/ schemat pozytora, b/ schemat negatora, c/ przebiegi zasilających napięć zegarowych; przebieg dowolnie założonych sygnałów wejściowych oraz odpowiadających im sygnałów wyjściowych, d/ symbóle graficzne i realizowane funkcje. Transformatorek Tr oznaczono metodą odbić lus
trzanych [4] .
Uwaga; przy rysowaniu schematów większych sieci logicznych wygodnie jest w prostokącie symbolu graficznego oznaczyć fazę impulsów wyjściowych;
I lub II; w podanych oznaczeniach dla uproszczenia zostało to pomi
nięte.
B 10/23/ PODSTAWOWE UKŁADY MAGNETYCZNE I TRANZYSTOROWE DO M. C. 7
Impuls napięcia. Istnieje wiele publikacji opisujących działanie podobnych układów [1] , [2] , [3] , [7] , [11] ± dlatego w tej pracy szczegółowy opis ich działania został pominięty.
Schematy ideowe układów FOD, które stosuje się w IMM, wraz z przebiegami impulsowych napięć zasilających przedstawiono na rys. 1. Stosowane są dwa rodzaje wzmacniaczy: pozytor, który da
je impuls wyjściowy opóźniony o pół okresu zasilającego przebie
gu zegarowego względem impulsu wejściowego oraz negator, który realizuje funkcję negacji, również z sygnałem wyjściowym opóźnio
nym o pół okresu zegarowego względem sygnału wejściowego. Każdy z tych wzmacniaczy może być sterowany jednocześnie z kilku innych wzmacniaczy poprzez diody, tworzące dla zwykłej konwencji*^ układ realizujący bezopóźnieniowo funkcję sumy logicznej.
Wymienione operacje wyczerpują zbiór dostępnych do realizacji funkcji logicznych przy pomocy opracowanych układów. Funkcję ilo
czynu logioznego należy np. w zwykłej konwencji realizować z uk
ładów sumy i negacji w oparciu o prawo De Morgana. Ze względu na prostotę funkcji logicznych, Jakie realizują w jednym cyklu robo
czym przedstawione układy, działanie sieci logicznych jest dosyć powolne i wymaga stosowania dużej ilości sprzętu.
2.2. Możliwości modyfikacji układów FOD
Analiza działania opracowanych układów wykazała, że istnieją możliwości przeprowadzenia pewnych modyfikacji tych układów, bez naruszenia ich zasadniczej struktury. Podstawowym celem tych mody
fikacji jest ułatwienie realizacji złożonych funkcji logicznych, przez zwiększenie możliwości funkcjonalnych układów podstawowych.
Przyjęto dwie konwencje odpowiadające powiązaniu przebiegów elektrycznych z przedstawionymi wartościami funkcji logicznych: konwencja zwykła, dla przypadku gdy impul3 elektryczny reprezentuje "1" w zapisie algebry Boole’s oraz konwencja odwrotna dla odwrotnej relacji, gdy brak impulsu reprezentuje wartość logiczną "1".
8 Andrzej KOJEMSKX, Tadeusz SXHKXBWIC2 P ra c e DOS
Rys. 2 przedstawia sohemat ideowy podstawowego układu utworzo
nego przez zastosowanie dwóch obwodów wejściowych Jednocześnie:
Jednego odpowiadająoego pozytorowi i drugiego odpowiadającego ne
gator owi. Przy takim rozwiązaniu rdzeń może byó przełączany na wejściu przez zegar pozytorowy napięoiem ^ p » albo przez napię
cie wejśoiowe istniejące w punkoie E, względnie przez oba te
Wyj
*1 y* *1 y®
LU
— + •
% —
• + z2
konwencja zwykła konwencja odwrotna
Rya. 2. Układ podstawowy z pozytorowo-negatorowym obwodem wejściowym.
a. schemat ideowy; przebiegi napięć zasilających podobne jak na rys. 1, b. symbole graficzne.
3 1 0 /2 3 / PODSTAWOWE UKŁADY MAGNETYCZNE X TRANZYSTOROWE DO M. C. 9
napięcia jednocześnie. Y/obec tego postać realizowanej przez układ funkcji dla konwencji zwykłej będzie następująca:
( * i «»)(*, /I/
Dla przypadku gdy
n = 1 , m = 1 , otrzymujemy
co odpowiada funkcji rćżnicy logicznej.
Drugi rodzaj modyfikacji polega na rozbudowie obwodu wejściowe
go pozytora. Przedstawiono to na rys. 3. Idea rozbudowy wejścia sprowadza się do zastosowania kilku odgałęzień, przez które może przepływać prąd przełączający rdzeń ze źródła zasilającego w pos
taci zegara pozytorowego /Uzp/. Odcięcie Jednej z możliwych dróg 1, 2, ..., p przepływu prądu przełączania nastąpi w przypadku gdy impulsy wejściowe podniosą odpowiednio potencjał jednego z punktów F_| , f2 , Fp . Obwód wejściowy zatem tylko wtedy nie przełąozy rdzenia, gdy wszystkie drogi przepływu będą odcięte jednocześnie. Wobec tego postać funkcji logicznej realizowanej przez układ z rys. 3 dla zwykłej konwencji będzie następująca:
nk
/2/
k-1 i-1 a dla odwrotnej konwencji otrzymamy
p nk
Z2 (*]■ . . . - x y + . . . -x2nZ) + . . . + (x ? . . . . *xn p ) =^ ] ^ xi /3/
10 Andrzej KOJEHSKI, Tadeusz 3INKIEWICZ Prace IA!M
Dla p=1 pozytor zmodyfikowany PEN-2 jest równoważny pozytorowi przedstawionemu na rys. 1.
Rys. 3. Zmodyfikowany pozytor PEN-2 z rozbudowanym obwodem wejś
ciowym. a. schemat ideowyj przebiegi napięć zasilających analogiczne jak na rys. 1, b. symbole graficzne.
Możliwa jest również budowa układu z obwodem wejściowym stano
wiącym połączenie rozwiązań przedstawionych na rys. 2 i rys. 3.
Postać realizowanych funkcji dla zwykłej konwencji będzie wówczas określona wyrażeniem
B 10/23/ PODSTAWOWE UKŁADY MAGNETYCZNE I TRANZYSTOROWE DO II. G. 11
m \ p nk
s - n i
j=1 / k=1 1=1
a dla konwencji odwrotnej
“3i \ p nk
Z2 n * z r n
j=i / k=i 1=1
Jak widać podane rozwiązania układowe umożliwiają realizację dosyć złożonych funkcji logicznych kosztem stosunkowo niewielkie
go skomplikowania układów. Pewne proste przykłady wykorzystania opisanych układów przedstawiono na rys. 4 i rys. 5.
z = x*y + x*y w » x>y + X'J Konwencja zwykła.
Rys. 4. Schemat układu z dwoma wejściami, realizującego funkcje różnicy symetrycznej oraz równoważności.
Wykorzystano elementy z pozytorowo-negatorowym ob
wodem wejściowym oraz jeden negator.
12 Andrzej KOJEMSKI, Tadeusz SIKKIiJ.YICZ Prace IMM
o ’ “1 ’ “2
C
_l_i* +.
Ciąg C
d,, dj, • -•,4k.
Ci ąg B
bo> bl • b2 >••",bk’'
C i ą g C
dk+1 “ akbkck + ak^kck + akbk°k + akbk°k
°k “ ak-1bk-1°k-1 + ®i-1bk-10k-1 + ak-1^k-1ck-1 + ak-1bk-1ck-1
Konwencja odwrotna.
Rys. 5*} Schemat układu sumatora szeregowego. Ciąg D odpowiada sumie arytmetycznej liczb wejściowych reprezentowanych przez ciągi A i B.
2.3. Wyniki wstępnych badań zmodyfikowanych układów.
Przeprowadzono wstępne badania, których celem była ocena tech
niczna przedstawionych rozwiązań magnetycznych układów podstawo
wych. Sprawdzono między innymi pracę takich typowych układów lo
gicznych Jak układu realizującego funkcję różnicy symetrycznej /rys. 4/ oraz szeregowego sumatora /rys. 5/. Stwierdzono, że pro
ponowane układy nie pracują gorzej niż omawiane na wstępie układy pozytora i negatora /rys. 1/. Ponieważ proponowane rozwiązania układowe odpowiadają głównie opracowanemu pozytorowi, należy więc liczyć się z tym, że duże sieci logiczne złożone z takich układów
■^Indeksy O, 1, 2, ... k,... przy symbolach logicznych oznaczają numery ko
lejnych okreBÓw zegarowych, w których rozpatrywane są wejścia i wyjścia układów.
B 10/23/ PODSTAWOWE UKŁAD i JiAGNKTYCZNE I TRANZYSTOROWE DO K. C. 13
przy stałej wartości napięcia zegara pozytorowego /U^p/ będą mia
ły trochę mniejsze dopuszczalne zakresy zmian napięcia zegara głównego /UZG/, tak jak sieci układów POD złożone z większej ilości pozytorów [1 1]. Jednak zmniejszenie dopuszczalnych zmian jest nieduże i w przypadku stosowania stabilizowanych źródeł za
silających nie powinno stwarzać specjalnych kłopotów.
Z technicznego punktu widzenia zaproponowane rozwiązania ukła
dowe są bardzo korzystne, gdyż opierają się na dotychczasowym projekcie rozwiązania pozytora i negatora oraz pracują w oparciu 0 tę samą zasadę działania. Zastosowanie w układzie z wejściem pozytorowo-negatorowym /rys. 2/ miniaturowych transformatorów z trzema uzwojeniami stwarza pewne trudności technologiczne przy produkcji takich układów.
Uwzględniając ten czynnik należy sądzić, że najkorzystniejsze rozwiązanie, przy dysponowaniu już układami podstawowymi o sche
matach przedstawionych na rys. 1, stanowiłoby budowanie sieci lo
gicznych złożonych ze zmodyfikowanyoh pozytorów PEN-2 /rys. 3/
1 negatorów /rys. 1/. Sam układ zmodyfikowanego pozytora PEN-2 wydaje się najbardziej korzystny do budowy sieci logicznych rea
lizujących funkcje niemalejące w sensie ścisłym [8] /tj. takich, których zapis funkcjonalny można przedstawić w postaci zmiennych, bez występowania negacji tych zmiennych/.
Zestaw podstawowych układów magnetycznych, skł „ ze zmodyfikowanego pozytora PEN-2 i negatora zosta^ powyższych względów przyjęty jako baza do oceny możliwości budowy urządzeń wewnętrznyoh maszyny cyfrowej. Na podstawie wstępnej oceny roz
wiązania opracowanego pozytora i negatora /rys. 1/ oraz przepro
wadzonych badań przyjęto następujące dane funkcjonalne układów podstawowych:
- częstotliwość podstawowa zegarowych źródeł zasilających - 200 kHz,
- maksymalne wzmocnienie logiczne— zależne od rodzaju i ilości dołąozonyoh elementów na wyjściu; obowiązuje spełnienie za
leżności
14 Andrzej KOJEMSKI, Tadeutsz SHiKIEWICZ Prace IMU
2kN + 3k p < 12 76/
gdzie - ilość wejść negatorowych dołączonych do wyjścia kp - ilość wejść pozytorowych dołączonych do wyjścia - maksymalna ilość diod wejściowych /rys. 1 i rys. 3/
- maksymalna ilość rozgałęzień w obwodzie pozytora PEN-2 /ry
sunek 3/
Zalety rozpatrzonych układów należy oceniać w każdym przypadku w odniesieniu do konkretnych rozwiązań maszyny cyfrowej. Dużo za
leży od metody projektowania układów logicznych i struktury maszy
ny cyfrowej. Ogólnie biorąc, korzyści wynikające z omówionych mo
dyfikacji przejawiają się w zmniejszeniu ilości układów podstawo
wych /kosztem ich większej złożonośoi/ 1 zwiększeniu szybkości re
alizacji działań logicznych.
3. PODSTAWOWE UKŁADY TRAMZYSTOROWE
3.1. Powielacz mocy PF-1
Jest to dwustopniowy tranzystorowy wzmacniacz impulsowy /rysu
nek 6/. Impulsy sterujące mogą być doprowadzane do jego wejścia z 25-oiu układów podstawowych FOD tej samej fazy poprzez układ diod wejściowych, natomiast wyjśoie PF-1 można obciążyć trzydzie
stoma układami FOD. Strobowanie tranzystora T1 w obwodzie kolek
tora przez zegar ZS zapobiega poszerzaniu impulsów, charakterysty
cznego dla tranzystorów pracujących w obszarze nasycenia /zjawisko tzw. "przeciągania"/. Zegar strobujący /Ugg/ likwiduje również za-
/l /
P < 5 /8/
B 10/23/ PODSTAWOWE UKŁADY MAGNETYCZNE I TRANZYSTOROWE DO II. C. 15
a.
— Of
We R1 Ir 1
We Wy
ZGII ( ? z a x )
UZSI (UZSIl)
V
Rys. 6. Powielacz mocy PF-1: a. Schemat ideowy, b. Symbol graficzny, c. Wy kras ozasowy.
16 Andrzej KOJEMSKI, Tadeusz SltJKIEtflCZ Prace IKŁ1
kłócenia występujące na wyjściach układów FOD pod koniec dodatnie
go półokresu napięcia zegara głównego /Uz&/ [11] . Opóźnienia y/no
szone przez omawiane układy mają wartości znacznie mniejsze /rzę
du 0,1 ¿is/ od dopuszczalnego zawężenia impulsów na wejściach ukła
dów magnetycznych FOD, co pozwala na korzystanie z wzmocnionego impulsu w tej samej fazie, w której pracuje układ sterujący roz
patrywany wzmacniacz. Pomiary wykazały, że przy prawidłowo dzia
łających układach magnetycznych opóźnienia te nie pogarszają mar
ginesów poprawnej pracy większych zespołów maszyny. Układy PF-1 zastosowane zostały w maszynie ZAM-3, w której wykorzystuje się je głównie do sterowania równoległych rejestrów. Bez specjalnych trudności można uzupełnió układ PF-1 dodatkowym wyjściem zanego
wanym, umożliwiającym dalsze uproszczenie sieci logicznych maszyny
3.2. Funktor sumoiloczynu SI
Zależnie od przyjętej konwencji funktor /rys.7/ oznaczony sym
bolem SI /współpracujący z układami podstawowymi POD/ może reali
zować w przeciągu jednego taktu roboczego /jednej fazy zegarowej/
funkcje algebry Boole'a przedstawione w jednej z dwu postaci ka
nonicznych.
W konwencji zwykłej układ SI realizuje funkcję typu:
k=1 i=1
Sumy realizowane są na wejściach X^; natomiast iloczyn logi
czny uzyskuje się w obwodzie oporowo-dlodowym , % p >
DW1 * ^Wp* Parametrem odzwierciedlającym wartość funkcji z jest prąd płynący przez opornik R1 i pierwotne uzwojenie transforma
tora. Tranzystor T1 pracuje w obszarze nasycenia i spełnia rolę
B 10/23/
cl.
'W /
©
PODSTAWOWE UKŁADY MAGNETYCZNE I TRANZYSTOROWE DO M. C.
Rys. 7. Punlctor sumoiloczynu SI2 a. schemat ideowy, b. wykres czasowy.
18 Andrzej K0J2MSKI, Tadeusz SINKIEWICZ Prace IHM
klucza sterowanego w obwodzie bazy. poprzez transformator Tr1.
Impulsy sterujące indukowane są w uzwojeniu wtórnym transformato
ra w momentach, kiedy zmienia się amplituda prądu-w jego uzYfoje- niu pierwotnym. Wejście układu SI strobowane jest napięciem
ZSI ZSII
w podobny sposób jak w układach zapobiega wzmacnianiu zakłóceń.
FOD, natomiast napięcie Zasadę pracy układu można zanalizować dokładniej na podstawie przebiegów czasowych /rys.7b/.
Symbol graficzny funktora w konwencji zwykłej pokazano na ry
sunku 8a.
a. b.
Rys. 8. Symbol funktora SIs a. w konwencji zwykłej, b. w konwencji odwrotnej.
W konwencji odwrotnej /stosowanej między innymi w urządzeniach wewnętrznyoh maszyny ZAM-3/ układ SI realizuje funkcję sumoiloczy- nu o postaci
= (x ! * x2* * • * -Xil) + (X 1 \ X 2* • • * * Xn2 ) + •”
p nk
...
+ ( x p . ^ . . . X pp ) = ^ m k=1 i=1/10/
B 10/23/ PODSTAWOWE UKŁADY MAGNETYCZNE I TRANZYSTOROWE DO K. C. 19
Powyższe można łatwo sprawdzić, negując zmienne wyrażenia /9/.
Na rysunku 8b podano symbol funktora w rozpatrywanej konwencji.
przypadku, kiedy do wyjścia każdego funktora SI dołączony jest negator i pozytor /p. 2/ uzyskuje się możliwość bezpośredniej re
alizacji funkcji logicznych przedstawionych w postaci kanonicznej.
Y/yjścia układów SI można łączyć równolegle ze sobą oraz z wyj
ściami układów FOD, dzięki czemu uzyskuje się możliwość realizo
wania w jednym takcie roboozym na przykład funkcji typu /rys. 9/:
( n^n4 n^rnn2 n3 \ / ną n5 \ n1 n2
i=1 i=1 / \i —1 i=1 / i=1 i=1
•1
*n1 2
Ł
« 3
t5
Rys. 9. Przykład realizacji złożonej funkcji logicznej przy pomocy układów SI i układów magnetyoznych /w konwen
cji odwrotnej/.
20 Andrzej KOJEliSKI, Tadeusz SINKIEWICZ Prace tmt.t
3.3. Równoległy sumator z automatyczną likwidaoją przeniesień.
Układy SI stwarzają możliwość przystosowania szybkiego sumato
ra tranzystorowego do współpracy z układami magnetycznymi FOD.
Ogólne zasady sumatora z automatyczną likwidacją przeniesień sfor
mułowane zostały w r. 1955 w pracy [8] . Ma tych samyoh zasadach si
Symbole funktordw
i-] - funktor iloczynu logicznego
*1 - A • B B
- funktor sumy logicznej
B = A + B
Rys. 10. Schemat logiczny pojedynczego ogniwa sumatora. /Schemat ideowy czę-.
ści wydzielonej linią przerywaną przytoczono na rys. 11/
B 10/23/ PODSTAWOWE UKŁAD* MAGNETYCZNE I TRANZYSTOROWE DO M. C. 21
zbudowano sumator maszyny cyfrowej "Atlas" [5] , natomiast rozwią
zanie bardzo zbliżone do przedstawionego niżej opisano po raz pierwszy w [1 2]. W proponowanym rozwiązaniu arytmometru rejestry składników i rezultatu zbudowane są z układów podstawowych FOD, natomiast wszystkie operacje logiczne w sumatorze realizowane są przy pomocy elementów SI i sterowanych przez nie bramek tranzys
torowych.
Schemat logiczny pojedynczego ogniwa sumatora /w konwencji zwykłej/, odpowiadającego jednej pozycji dwójkowej, przedstawio
no na rys. 10, zaś na rys. 11 pokazano schemat ideowy obwodu przeniesienia.
Rys. 11. Schemat ideowy obwodu przeniesienia pojedynczej pozycji sumatora.
Układy SI, z których zbudowano sumator różnią się od przedsta
wionego na rys. 7 ilością tranzystorów. Dwa tranzystory wyjściowe tych elementów sterowane są poprzez dwa izolowane od siebie uzwo
jenia transformatora 1 w tym przypadku nie są wykorzystywane do
22 Andrzej KOJKMSKI, Tadeusz SIIiKIiJ.7ICZ krace TM1.1
wzmocnienia sygnału lecz wchodzą w skład utworzonych w ten spo
sób bramek obwodu przeniesienia. Na schemacie ideowym /rys. 11/
pokazano tylko obwody wyjściowe układów SI sumatora spełniające rolę wspomnianych bramek, które na rys. 10 oznaczono oddzielnym symbolem logicznym z uwagi na realizowaną w tym przypadku funkcję iloczynu logicznego w obwodzie przeniesienia.
Ogniwa poszczególnych pozycji sumatora łączone są ze sobą sze
regowo jak pokazano na rys. 12.
■i »1 »i-i®!-! *1 *1 *0 %
Kys. 12. Sposób łączenia poszczególnych ogniw sumatora.
Aby zrealizować dodawanie dwu liczb dwójkowych
n
X = ^ p x± • 21 /11/
i=0
n
Y -
y ± ’2
1/1 2 /
i« O
łależy podać na wejścia sumatora wartości obydwu liczb w kodzie oezpośrednim /x y±/ i odwrotnym /xif y^/ oraz doprowadzić z pew
nym opóźnieniem /zależnym od szybkości przełąozania tranzystorów
B 10/23/ PODSTAWOWE UKŁADY MAGNETYCZNE X TRANZYSTOROWE DO M. C. 23
do stanu nasyoenla/ dodatni impuls napięola do zacisku 7>0 . Po przyłożeniu tego impulsu napięcia w obwodzie, składającym się z szeregowo połączonych transformatorów, diod i tranzystorów w sta
nie nasyoenla /w ilośoi n sztuk/, pojawi się impuls prądu, który przebiega na przemian szyną oi względnie , zależnie od war
tości poszczególnych pozyoji dwójkowyoh, otwierając jednocześnie bramki wyjściowe połączone z rejestrem sumy.
Jak wynika ze schematu logicznego /rys.10/ suma 1 sygnał prze
niesienia w każdej pozycji dwójkowej otrzymywane są zgodnie z wy
rażeniami.
Przy odejmowaniu /X - Y/ liczbę X podaje się na wejścia su
matora jak poprzednio, natomiast poszczególne pozycje liczby Y należy przed podaniem zanegować. Impuls inicjujący proces odejmo
wania doprowadza się do zaolsku cq . Zamieniając w wyrażeniach /13/, /14/ oznaczenia na b,^ oraz y^ na y^ otrzymujemy zależności określające różnicę i przeniesienie i-tej pozycji przy odejmowaniu.
/13/
/ U /
= xiyjLbi + xiy1bi + xiyi^ i + h 5/
*1+1 = x iy ib i + x iy i^i + xiy iF i + x iy iE i /16/
Przedstawiony sumator pozwala uzyskaó rezultat dodawania lub odejmowania dwu n bitowych liczb dwójkowych po czasie Tj., określonym przybliżoną zależnością:
24 Andrzej KOJEMSKI, Tadeusz SINKIEWICZ Prace IMM
T S,= twe + tpp(n) + twy /1 ?/
gdzie: t - czas ustalania się prawidłowych sygnałów na wyjś
ciach układów SI sterujących bramkami sumatora
^Dr(n) ~ ozas Propagacji impulsu przeniesienia przez obwód składający się z szeregowo połączonyoh transfor
matorów /Tr2/f tranzystorów /T1-T6/ i diod /D1-D6, r y s . 11/
t - czas przełączania tranzystorów bramek wyjściowych sumatora /T7, T8 - rys. 11/.
Wielkości składników wyrażenia /17/ zależą w pierwszym rzędzie od ilości bitów / t ( n)/ oraz od charakterystyk przełączania tran
zystorów /tw e , tw^/. jjla ilustracji podamy, że w przypadku maszy
ny ZAM-3 operacje dodawania i odejmowania /jeżeli odjemnik nie jest większy od odjemnej/ 24-ńitowych liozb dwójkowych można prze
prowadzać w czasie 5 ps [9] . Ogólnie biorąc, czas sumowania mógł
by byó krótszy, gdyby nie istniały ograniczenia wynikające z ko
nieczności synchronicznej współpracy sumatora z rejestrami, wyko
nanymi z układów podstawowych FOD o częstotliwości podstawowej 200 kHz.
4. ZAKOŃCZENIE
Przedstawione układy magnetyczne i tranzystorowe tworzą jedno
lity zespół podstawowych układów logicznych przeznaczony głównie do wykorzystania przy budowie urządzeń wewnętrznych maszyny cyf
rowej w technice dynamicznej. Układy te zostały skonstruowane w ten sposób, aby mogły bezpośrednio współpracować z wcześniej op
racowanymi i stosowanymi układami magnetycznymi typu FOD. Dopaso
wane zostały poziomy sygnałów wejściowych i wyjściowych oraz szyb
kości działania układów. Aby zastosowanie nowych układów nie wy
magało zbyt dużych zmian konstrukcyjnych i nie utrudniało eksplo
atacji maszyny, przewidziano wykorzystanie tylko tych napięć za-
B 10/23/ PODSTAWOWE UKŁADY MAGNETYCZNE I TRANZYSTOROWE DO M. C. 25
silających, które są nieodzowne dla układów typu FOD. W celu dal
szego ujednolicenia konstrukcji, przy projektowaniu starano się zastosowaó elementy konstrukcyjne używane w układach FOD. Na przykład w układach SI wykorzystano oporniki i diody tego samego typu /o jednakowych warunkach technicznych/ jak w układach FOD.
Bodźcem do rozpoczęcia prac nad przedstawionymi układami było stwierdzenie, że szybkość działania maszyny cyfrowej jest ograni
czona dwoma czynnikami. Z jednej strony jest ona zależna od szyb
kości realizacji określonych funkcji logicznyoh przez poszczegól
ne układy podstawowe, z drugiej strony jest głównie ograniczona przez szybkość działania tylko niektórych, ważnych węzłów sieci logicznych /np. szybkość sumatora/. Na tej podstawie stwierdzono, że opłaca się zastosowaó w określonych blokach maszyny dodatkowe układy podstawowe, przy zachowaniu rozsądnego kompromisu pomię
dzy korzyściami Jakie się z tego osiąga /oszczędność sprzętu, zwiększenie szybkości krytycznych sieci/ a rosnącymi trudnościa
mi eksploatacyjnymi i efektywnością ekonomiczną, która maleje.
Dokładne wyważenie tych wszystkich czynników jest trudne i w du
żym stopniu zależy od typu maszyny cyfrowej, w której mają być stosowane układy podstawowe.
Przy opracowaniu opisanych układów starano się przede wszyst
kim uwzględnić wymagania stawiane układom do równoległej maszyny cyfrowej. Nie ogranicza to bynajmniej możliwości zastosowania opraoowanych układów do innych urządzeń cyfrowych.
Korzyści wynikające z zastosowania całego proponowanego zes
połu układów podstawowych w maszynie cyfrowej spróbowano ocenić na podstawie projektu równoległego arytmometru [10] o takim sa
mym rozwiązaniu funkojonalnym jak arytmometr maszyny ZAM-3. Prze
prowadzono porównanie ilości zużytego sprzętu i szybkości wykony
wania podstawowych operacji w obydwu rozwiązaniach arytmometrów.
Ilość sprzętu /liczona w sztukach zastosowanych podzespołów typu opornik, dioda, transformator itp./ zmalała dla nowego rozwiąza
nia o ok. 33# w stosunku do arytmometru maszyny ZAM-3) średni czas dodawania zmalał siedmiokrotnie /do 12,5 p & A mnożenia 3,5-krotnie /do 65 p.s/ oraz dzielenia prawie dwunastokrotnie /do 125 M s/* Po
mimo iż podane wyniki uzyskano bez wykorzystania metod optymalne
26 Andrzej KOJEMSKI, Tadeusz SINKIEWICZ Prace IMM
go projektowania, wydaje się, że mogą one służyć jako dostateczne potwierdzenie celowośoi przeprowadzonych prac.
Działanie wszystkich omawianyoh układów, łącznie z blokiem równoległego sumatora tranzystorowego, zostało sprawdzone ekspe
rymentalnie, a uzyskane wyniki świadozą o możliwości praktycznego ich wykorzystania.
Literatura
1. BONN T.H.: Analysis of Magnetic - Amplifier Jircuits, Proc. Internation
al Symposium on Switohing Theory, April 1957)11, 149-160.
2. BONN T.H.: Magnetic Computer has High Speed, Bleotronics, August 1957)30 156-16 0.
3. GÓRAL A.; Magnetyczne przekaźniki bezstykowe, Wydawnictwo MON, Warszawa 1 9 6 0.
4. KARNAUGH J.) Pulse-Switohing Circuits Using Magnetic Cores, PIRE, May 1955)43.
5. KILBURN T.) A parallel Arithmetic Unit Using a Saturated-Transistor Fast-Carry Circuit, Proc. IEE, 1960:B 107, 36.
6. KOJEMSKI A., ŚWIĄTKOWSKI Z.) Projekt wstępny ferraktorów FF5o, Opraoo- wanie wewnętrzne Pracowni Elementów Podstawowych IMM PAN, 11.1961.
7. MEYERHOFF A.: Digital Applications of Magnetic Devices, John Wiley,1960, /Tłumaczenie w języku polskim) Cyfrowe zastosowania układów magne
tycznych, WNT, Warszawa 1964/.
S. RICHARDS R.K.: Arithmetic Opérations in Digital Computara, 1955.
9. SINKIEWICZ T.) Techniczne możliwości przyspieszenia operacji logicznych w sieoiaoh ferralctorowych /Oprać.wewnętrzne IMM/, Warszawa 1963.
10. SOBANIEC J.) Pewne rozwiązanie arytmometru, /w przygotowaniu do publika
cji/.
11. ŚWIĄTKOWSKI Z,: Ferrytowo-diodowe układy podstawowe do maszyny cyfrowej ZAM-311 /Technika FOD/, Prace IMM PAN, Warszawa 1964¡B5/1B/.
12. Praca zbiorowa - Otcet po naucno-issliedovatielskoj rabotie, Obscaja or
ganizacja W.H.D.D. dla regulirovki processov chimioeskogo proizvod- 3tva - MEI, Moskwa 1960.
13. Praca zbiorowa - Projekt zespołu A funktorów ferraktorowych, Opracowa
nie wewnętrzne IMM, ZAM 1959.
14. Prace zbiorowe - Opis funkcjonalny maszyny ZAM-3M; Dokumentneja maszyny ZAM-3H, Zakład Projektowania IMM, 1962/63.
B 10/23/ PODSTAWOWE UKŁADY MAGNETYCZNE I TRANZYSTOROWE DO M. C. 27
THE SET OP BASIC MAGNETIC AND TRANSISTOR CIRCUITS FOR A DIGITAL COMPUTER
Summary
The solution of logio functors realized, in magnetic and transistor dyna
mic technique is described.
Magnetic circuits, based on the prinoiple of Ramey’s amplifier are dis
cussed in the firBt part of the paper. They provide facilities for the re
alization of function, given in a canonical form, by means of a single functor. This is a modification of POD magnetic circuits already developed in IMM.
In the second part, transistor circuits, cooperating with above describ
ed magnetio cirouits, are presented. Due to them the speed of some logio operations may be increased.
Examples of these circuits utilization for the construction of some lo
gio network are given in both parts. More economic and speedy realization of logic networks, as compared with those built of magnetic circuits of the type POD, is possible.
B I B L I O T E K A G Ł O W N A P o l i t e c h n i k i Ś l ą s k i e j
P
rCena zl 11.—
W .D .N . Zam. 298/o/65. Nakł. 320 e g z .