• Nie Znaleziono Wyników

Architektura komputerów. Mariusz Nowak 2019

N/A
N/A
Protected

Academic year: 2022

Share "Architektura komputerów. Mariusz Nowak 2019"

Copied!
23
0
0

Pełen tekst

(1)

Architektura komputerów

Mariusz Nowak 2019

(2)

Architektura systemu komputerowego

Architektura komputera to sposób organizacji połączeń pomiędzy pamięcią, procesorem a urządzeniami wejścia-wyjścia.

PAMIĘĆ PROCESOR

UKŁADY

WE/WY

(3)

Architektura von Neumanna

• Zarówno dane, jak i programy są

przechowywane w tym samym bloku pamięci.

• Architektura ta została zaproponowana w roku 1945 przez jednego z pionierów informatyki Johna von Neumanna.

• W architekturze tej wyróżniamy trzy podstawowe części:

o procesor (CPU - ang. Central Processing Unit) - zawierający część sterującą (CU - ang. Control Unit) oraz część arytmetyczno-logiczną (ALU -ang.

Arithmetic Logic Unit)

o pamięć - przechowuje dane i programy

o układy wejścia-wyjścia - zapewniające komunikację z otoczeniem

(4)

Architektura von Neumanna

PAMIĘĆ UKŁADY

WE/WY ALU CU

PROCESOR (CPU)

(5)

Architektura von Neumanna - pamięć

• Przechowuje dane programu i instrukcje programu

• Uporządkowana jest w sposób jednowymiarowy, każda komórka pamięci ma unikatowy identyfikator nazywany adresem

• Instrukcje i dane są przechowywany w pamięci w postaci liczb - nierozróżnialnie

• Jednolitość postaci programu i danych umożliwi modyfikację programu w czasie jego wykonywania

PAMIĘĆ UKŁADY

WE/WY ALU CU

PROCESOR (CPU)

(6)

Architektura von Neumanna - procesor

• Jednostka sterująca (CU) odpowiedzialny jest za pobieranie danych i instrukcji z pamięci oraz ich sekwencyjnego przetwarzania

• Jednostka arytmetyczno-logiczna odpowiedzialna jest za wykonywanie podstawowych operacji arytmetyczno-logicznych

PAMIĘĆ UKŁADY

WE/WY ALU CU

PROCESOR (CPU)

(7)

Architektura von Neumanna - układy we/wy

• Zapewniają komunikację z otoczeniem

PAMIĘĆ UKŁADY

WE/WY ALU CU

PROCESOR (CPU)

(8)

Architektura harwardzka

• Pamięć podzielona jest na dwie odrębne części: pamięć danych i pamięć programu

• Procesor może odczytywać w tym samym czasie instrukcje oraz dane

• Architektura szybsza od architektury Von Neumanna

• Program jest zapisane na stałe, nie może zostać zmodyfikowany podczas wykonywania

instrukcji

Komputer Harvard Mark I

(9)

Architektura harwardzka

PAMIĘĆ PROGRAMU

UKŁADY WE/WY ALU CU

PROCESOR (CPU) PAMIĘĆ

DANYCH

(10)

Ogólny schemat systemu komputerowego

Pamięć wewnętrzna RAM, ROM

Urządzenia wejścia/wyjścia

Procesor

ALU, CU, rejestry

Magistrala

(11)

Procesor

Procesor jest głównym elementem komputera. Odpowiada za przetwarzanie danych i sterowanie pracą pozostałych układów systemu.

W jego skład wchodzą:

• jednostka arytmetyczno-logiczna ALU (ang. Arithmetic Logical Unit)

• jednostka sterująca CU (ang. Central Unit)

• zespół rejestrów

Jednostka sterująca pobiera dane z pamięci i dostarcza do ALU. W jednostce

arytmetyczno-logicznej są realizowane operacje na liczbach dwójkowych: dodawanie, odejmowanie, mnożenie, dzielenie oraz inne operacje logiczne.

W rejestrach przechowywane są adresy wybranych miejsc w pamięci oraz dane i wyniki obliczeń.

(12)

Pamięć wewnętrzna - ROM

ROM (ang. Read Only Memory) - pamięć z której dane można tylko odczytać, natomiast zapis jest nie możliwy albo może wymagać dodatkowych czynności.

Przechowywane są w niej informacje o konfiguracji sprzętowej oraz programy diagnostyczne.

W pamięci ROM zapisany jest tzw. BIOS (ang. Basic Input/Output System -

podstawowy system wejścia wyjścia), który jest wykonywany przez procesor, zaraz po włączeniu zasilania komputera.

(13)

Pamięć wewnętrzna - RAM

RAM (ang. Random Access Memory) - pamięć o swobodnym dostępie, służy do przechowywania przetwarzanych danych, programów i wyników wykonania

programów. Pamięć RAM można odczytywać i zapisywać w dowolnym czasie, jednak po wyłączeniu zasilania wszystkie dane są tracone.

(14)

Struktura połączeń - magistrala

• Najczęściej stosowana struktura połączeń to magistrala

• Magistrala jest wspólnym nośnikiem transmisji, do którego dołączonych jest wiele urządzeń, a sygnały wysyłane przez jedno z nich mogą być odbierane przez

pozostałe urządzenia

• Magistrala składa się z wielu linii komunikacyjnych, którym przypisane jest określone znaczenie i określona funkcja

• Fizycznie magistrala jest zbiorem równoległych połączeń elektrycznych

• System komputerowy zawiera pewną liczbę różnych magistrali

• Magistrala łącząca główne zasoby komputera (procesor, pamięć, wejście/wyjście) nazywana jest magistralą systemową

(15)

Struktura połączeń - magistrala (in. szyna)

• Linie dzielą się na trzy grupy: linie danych, adresów i sterowania

PAMIĘĆ PROCESOR UKŁADY WE/WY

MAGISTRALA DANYCH

MAGISTRALA ADRESÓW

MAGISTRALA STERUJĄCA

(16)

Architektura jednoszynowa (od 1970)

PAMIĘĆ PROCESOR Karta graficzna

MAGISTRALA (SZYNA)

UKŁADY WE/WY

Monitor Klawiatura

mysz

Dysk

twardy

(17)

Architektura dwuszynowa (1994 - 1998)

PAMIĘĆ PROCESOR

UKŁADY WE/WY

SZYBKA MAGISTRALA SYSTEMOWA

MOST (chipset)

WOLNA MAGISTRALA

(18)

Architektura trójszynowa (1999 - 2002)

PAMIĘĆ PROCESOR

MAGISTRALA PMIĘCI

MOST Północy

SZYBKA MAGISTRALA

WOLNA MAGISTRALA

MOST Południowy UKŁADY WE/WY UKŁADY WE/WY

UKŁADY WE/WY UKŁADY WE/WY

(19)

Architektura z połączeniami punk-punkt

PAMIĘĆ

PROCESOR MOST Północy

SZYBKA MAGISTRALA (PCI)

MOST Południowy UKŁADY WE/WY UKŁADY WE/WY

GRAFIKA

(20)

Architektura z połączeniami punk-punkt II

PAMIĘĆ PROCESOR

MOST Północy

SZYBKA MAGISTRALA (PCI)

MOST Południowy

UKŁADY WE/WY

UKŁADY WE/WY

GRAFIKA

UKŁADY WE/WY PCI e

PCI e PCI e

(21)

Współpraca procesora z pamięcią oraz urządzeniami wejścia/wyjścia

PAMIĘĆ ROM

MAGISTRALA DANYCH MAGISTRALA ADRESÓW

PAMIĘĆ RAM

Urządzenia WE/WY

Procesor

IOW IOR MR MW IOW

IOR MR

MW MR MR (ang. Memory Read)

- odczyt z pamięci MW (ang. Memory

Write) - zapis do pamięci IOR (ang. I/O Read) -

odczyt z urządzenia we/wy

IOW (ang. I/O Write) - zapis do urządzenia we/wy

(22)

Współpraca procesora z urządzeniami wejścia/wyjścia - przerwania

Urządzenie nr 1

MAGISTRALA DANYCH MAGISTRALA ADRESÓW

INTA

Przerwanie (ang. interrupt) lub żądanie

przerwania (ang. interrupt request - IRQ) - to sygnał powodujący wstrzymanie aktualnie wykonywanego programu i wykonania przez procesor kodu procedury obsługi przerwania.

INTR - sygnał odebrania zgłoszenia przerwania od urządzenia

INTA - sygnał przyjęcia zgłoszenia przerwania IRQ1, IRQ2, IRQ3 - numery kanałów

przerwań urządzeń Urządzenie

nr 2

Urządzenie nr 3

INTR

Procesor Kontroler przerwań IRQ1 IRQ2 IRQ3

(23)

Operacje wejścia/wyjścia z bezpośrednim dostępem do pamięci DMA

Urządzenie nr 1

MAGISTRALA DANYCH MAGISTRALA ADRESÓW

HLDA

DMA (ang. Direct Memory Access - bezpośredni dostęp do pamięci) - technika umożliwiająca urządzeniom we/wy korzystać z pamięci operacyjnej RAM, pomijając procesor.

Urządzenie nr 2

Urządzenie nr 3

HRQ

Procesor Kontroler DMA

DRQ1 DACK1 DRQ2 DACK2 DRQ3 DACK3

Pamięć RAM

Cytaty

Powiązane dokumenty

Jednak lepiej jest generować stratę netto przy dodatnich przepływach niż zysk netto przy ujemnych przepływach pieniężnych.. W związku z prowadzoną działalnością i

5. Uczniowie zastanawiają się nad interpretacją tematu lekcji, odpowiadają na pytanie, co oznacza dla nich, że ludzie chcą być albo albo, np. często generalizujemy, mówimy o

• Topologia sieci komputerowej określa relację między urządzeniami w sieci, połączenia między nimi oraz sposób przepływu danych.. • Topologia fizyczna - opisuje

• Gry komputerowe – nie przedstawiamy piksel po pikslu tego co mamy pokazać, tylko opisujemy obiekty, które znajdują się na scenie wydarzeń, a komputer je odtwarza z

Obliczenia, w których interpretuje się równanie reakcji chemicznej z wykorzystaniem prawa zachowania masy, noszą nazwę obliczeń stechiometrycznych (gr. stoicheion - pierwiastek

Adres komórki z której pobierany będzie następny rozkaz przechowywany jest w specjalnym rejestrze procesora – liczniku rozkazów.. Schemat

Jeśli obiekt jest przezroczysty to z tego punktu mogą zostać wypuszczone dodatkowe promienie (rekursywny ray tracing) - może to być zarówno promień odbity, jak i

Źródło: https://pclab.pl/art23133-2.. Scalable Link Interface) rozwiązanie firmy NVIDIA, w którym obraz generowany jest przez co najmniej dwie karty graficzne połączone