Detektory półprzewodnikowe odgrywają ważną rolę w wielu dziedzinach nauki i badań. Różnorodność dostępnych technologii półprzewodnikowych umożliwia produkcję urządzeń, które odpowiadają surowym wymaganiom eksperymentów naukowych. Do zastosowań fizyki cząstek, detektory muszą wykazać się bardzo dobrą wydajnością rejestracji promieniowania jonizującego, bardzo dobrą rozdzielczością czasową i przestrzenną, rzeczywistym 2-wymiarowym odczytem, odpornością na promieniowanie i niską masą. Wymagania te są często ze sobą sprzeczne i można je przezwyciężyć jedynie przez poszukiwanie nowych detektorów i nowych technologii. W ciągu ostatniej dekady, znaczące działania badawczo- rozwojowe miały miejsce w dziedzinie technologii „Silicon On Insulator'" (SOI) CMOS i poskutkowały poprawą wielkości i rezystywności wafla krzemowego, odporności radiacyjnej i rozdzielczości przestrzennej. Korzystając z warstwy izolatora „Buried Oxide" (BOX) separującej układ elektroniczny od podłoża, można wybrać podłoże, które ma wymagane właściwości. SOI jest idealnym wyborem dla wytwarzania monolitycznych detektorów pikselowych w celu zastąpienia pikselowych detektorów hybrydowych stosowanych obecnie w eksperymentach Fizyki Wysokich Energii (HEP).
Nowatorskie monolityczne detektory pikselowe CMOS projektowane w KEK w Japonii i produkowane w Lapis Semiconductor przy użyciu technologii 200 nm SOI zostały przedstawione w tej rozprawie. Potencjał technologii SOI CMOS został z powodzeniem zademonstrowany poprzez projekty różnych nowatyorskich detektorów pikselowych, które stopniowo wchodzą w fazę zastosowania. Należą do nich detektory całkujące INTPIX oraz DIPIX, jak również nowatorskich detektory liczące cząstki promieniowania CNTPIX. Rozwój detektorów pikselowych typu całkującego jest interesujący dla fizyków, ponieważ łączy optymalizację projektowania z prostotą produkcji, co oznacza niższe koszty i zmniejszenie budżetu materiału detektora.
W tej pracy doktorskiej przedstawiona jest charakterystyka i działanie detektorów pikselowych typu całkującego (tj. INTPIX3a, INTPIX3b i DIPIX).
Jak również przedstawiono za pomocą symulacji wykonanych w technologii Computer Aided Design (TCAD), metodę zapobiegania efektowi „back gate effect", który ogranicza stosowanie dużych napięć polaryzacji i skutkuje tylko częściowym zubożeniem detektora. Oba detektory (INTPIX3a i INTPIX3b) składają się z kilku topologii pikseli, różniących się wymiarem implantu p+ i BPW (Buried P-Well). Wyniki testów z wszystkich regionów detektorów zostały uzyskane przy użyciu widzialnego lasera i źródła promieniotwórczego AM-241, a następnie porównane. Przeprowadzono również pomiary parametrów elektrycznych obu prototypowych detektorów. Detektory DIPIX zostały wykonane na trzech podłożach krzemowych o różnej rezystywności (CZ-n. FZ-N i FZ-P). Zostały one pomierzone z użyciem lasera widzialnego i podczerwonego w celu zbadania ich napięcia pełnego zubożenia. Przedstawiono również wyniki pomiarów ekwiwalentnego ładunku szumowego (ENC) i prądu pikseli w trzech różnych temperaturach (tj. 20 °C, 5 °C i -20 °C). Wyniki pomiarów pokazują, że technologia SOI może być dobrym wyborem dla przyszłych zastosowań.
New pixel detectors in SOI technology for particle physics applications
Semiconductor detectors play an important role in many areas of science and research. The variety of available semiconductor technologies allows the production of devices which match the stringent requirements of scientific experiments. For particle physics applications, detectors must show very good efficiency for recording ionising radiation, precise timing, high spatial resolution, truly 2-Dimensional readout, resistance to radiation and low mass. These requirements are often contradicting each other and can be only overcome by the exploration of new ideas on detectors and new technologies. During the last decade, significant research and development activities have taken place in the field of Silicon On Insulator (SOI) CMOS technology resulting, in improvements in wafer size, wafer resistivity, radiation tolerance and spatial resolution. Profiting from the insulator Buried Oxide (BOX) layer separating devices from the substrate, one can select the substrate that has the required properties. SOI is an ideal choice for fabricating monolithic pixel detectors to replace the established hybrid pixel detectors used in present High Energy Physics (HEP) experiments.
Novel CMOS monolithic pixel detectors designed at KEK in Japan and fabricated at Lapis Semiconductor using 200 nm SOI technology are presented. The potential of SOI CMOS technology has been successfully demonstrated by designing several novel pixel detectors which are gradually entering into the application phase. These include the INTegration type PIXel (INTPIX), Dual mode Intergration type PIXel (DIPIX), and CouNTing type PIXel Detector (CNTPIX) detectors. The development of integration type pixel detectors is of interest for the physics communities because it combines optimisation of design and simplicity of production, meaning lower cost, and reduction of detector material budget.
In this dissertation the characterization and performance of integration type pixel detectors (i.e. INTPIX3a, INTPIX3b, and DIPIX) are presented. A method of mitigating the back gate effect using Technology Computer Aided Design (TCAD) simulation is also presented, which limiting the application of a large bias voltage and making the detector only partially depleted. Both detectors (INTPIX3a and INTPIX3b) consist of several pixel topologies which differ in the dimension of p+ implant and Buried P-Well (BPW). The test results of all regions were obtained with the visible laser and Americium 241 (Am-241) source and compared. Electrical measurements of both prototype parameters were also performed. The DIPIX detectors were fabricated on three different wafer resistivities (CZ-n, FZ-n, and FZ-p), which have been measured using visible and infrared lasers to study the full depletion voltage. The measurement of Equivalent Noise Charge (ENC) and pixel current at three different temperatures (i.e. 20°C, 5°C, and -20°C) are also presented. The measured performance demonstrates that SOI technology is a feasible choice for future applications.
