Badanie multiplekserów i demultiplekserów

(1)

Badanie multiplekserów i demultiplekserów

Cel ćwiczenia

Celem ćwiczenia jest poznanie działania multipleksera i demultipleksera oraz nabycie umiejętności analizowania ich pracy.

Wiadomości teoretyczne

Multiplekser służy do wyboru jednego z kilku sygnałów wejściowych i przekazanie go na wyjście układu. Wybór wejścia odbywa się za pośrednictwem sygnałów sterujących zwanych też adresowymi. Doprowadzane są one do wejść adresowych A, B,C. Przy ich pomocy można określić numer wejścia danych z którego sygnał będzie podany na wyjście. Ogólnie liczba wejść informacyjnych wyrazi się zależnością N = 2n_{(gdzie n jest liczbą wejść adresowych). Najwyższy}

adres będzie miał wartość 2n_{- 1, bowiem numerację wejść rozpoczyna się od}

liczby 0. Aktualnie są produkowane układy multiplekserów o n = 1, 2, 3 i 4 wejściach adresowych i odpowiednio o N = 21_,22_,23_{i 2}4_wejściach

infor-macyjnych. Multipleksery te mają wyjścia dwu stanowe (stan wysoki, stan niski) lub wyjścia trój stanowe (stan wysoki, stan niski, stan wielkiej impedancji).

Większość multiplekserów (o wyjściu dwustanowym) ma dodatkowe wejście sterujące, zwane wejściem strobującym lub zezwalającym (ang. strobe, enable). Jeśli wejście to jest w stanie niskim, to multiplekser działa tak, jak podano w jego określeniu; natomiast jeśli jest w stanie wysokim, to niezależnie od stanu wejść informacyjnych i adresowych stan wyjścia jest stały i równy 0 (wyjście proste) lub 1 (wyjście zanegowane). W przypadku multiplekserów z wyjściem trójstanowym zamiast wejścia strobującego jest wejście sterujące wyjściem układu (przełącza z trybu pracy dwu stanowej w stan wielkiej impedancji i na odwrót).

W technice TTL i CMOS są wytwarzane multipleksery scalone o liczbie wejść adresowych 1-4 i odpowiednio wejść informacyjnych 2-16.

Na rysunku 1. przedstawiono schemat logiczny oraz tablicę opisującą działanie multipleksera '151. Jego odpowiednik 'F251 różni się jedynie tym, że ma wyjście trójstanowe.

Łatwo zauważyć (rys. 1), że tylko ta bramka iloczynowa ma wszystkie wejścia w stanie 1 (sterowane z wejść adresowych), do której jest doprowadzone wejście informacyjne o numerze odpowiadającym ustawionemu adresowi.

Zauważmy jeszcze, że każdy sygnał wejściowy steruje wejściem tylko jednej bramki. Dzięki temu osiąga się standaryzację obciążeń wnoszonych przez dowolne wejście układu TTL. Każde wejście pobiera prąd odpowiadający jednemu wejściu TTL niezależnie od tego, do ilu wejść bramek sygnał z tego

(2)

wejścia jest wewnątrz układu wykorzystywany.

Rys.1. Multiplekser scalony ‘151; a)schemat; b)symbol graficzny; c)tablica działania

Demultipleksery

Demultiplekser umożliwia przesyłanie do jednego z wejść układu sygnału doprowadzonego do jego wejścia. Pozostałe wejścia pozostaną w stanie niezmienionym (L lub H) w zależności od typu demultipleksera. Sterowanie wyborem wyjścia odbywa się podobnie jak w multiplekserach wejściami adresowymi A, B, C lub D. Najczęściej spotykane to demultipleksery cztero-ośmio- lub szesnasto- wyjściowe. Rys.2.a. przedstawia budowę i symbol graficzny układu ‘155, a 2.b. symbol graficzny demultipleksera ‘154. W przypadku demultipleksera ‘154 na wybranym wyjściu pojawi się stan niski tylko wówczas, gdy do obu wejść G1 i G2 doprowadzony zostanie sygnał logicznego zera. Przedstawia to tablica 1.

(3)

Pytania kontrolne

1. Narysuj symbol graficzny multipleksera (demultipleksera) i określ, jakie ma on wejścia i wyjścia. Określ związek pomiędzy liczbą wejść adresowych i liczbą wejść (wyjść) danych multipleksera (demultipleksera).

a) b)

Rys.2.Demultiplekser: a) 8-wyjściowy ‘155; b)16-wyjściowy ‘154

4. Omów rolę wejść adresowych i wejścia strobującego w multiplekserze i demultiplekserze.

5. Narysuj symbol graficzny multipleksera (demultipleksera) o 3 wejściach adresowych. Omów jego działanie na podstawie tego symbolu.

6. Prześlij przebieg prostokątny z wejścia o numerze 3 na wyjście multipleksera. Połącz multiplekser i zademonstruj działanie układu realizującego powyższe zadanie. Spowoduj zablokowanie pracy układu. 7. Narysuj schemat logiczny multipleksera o 8 wejściach informacyjnych i 3

wejściach adresowych, zbudowanego z dwóch jednakowych multiplekserów o 4 wejściach danych i 2 wejściach adresowych każdy.

(4)

wyjściach, zbudowanego z dwóch jednakowych demultiplekserów o 2 wejściach adresowych i 4 wyjściach każdy.

9. Narysuj schemat logiczny układu realizującego funkcję f(c,b,a) = [2,4,5, (0,6,7)] w dwóch wariantach: a) korzystając z multipleksera; b) korzystając z demultipleksera.

10. Narysuj schemat logiczny układu realizującego zespół funkcji (oraz połącz go i uruchom):

Tablica 1 Tablica działania demultipleksera’154

Przebieg ćwiczenia

Przy pomocy programu Electronics Workbench zbuduj następujące układy: 1. Prześlij przebieg prostokątny z kilku wejśść na wyjście

(5)

zarejestruj działanie układu realizującego powyższe zadanie. Spowoduj zablokowanie pracy układu.

2. Prześlij przebieg prostokątny z wejścia na kilka wyjść demultipleksera’154. Połącz multiplekser z oscyloskopem cyfrowym i zarejestruj działanie układu realizującego powyższe zadanie. Spowoduj zablokowanie pracy układu.

3. Zbuduj układ do przesyłania danych według rysunku 3 i zarejestrój wszystkie przebiegi.

4. Zaprojektuj i zbuduj układ kombinacyjny realizujący funkcje: y1=f1(c,b,a),

y2=f2(c,b,a), y3=f3(c,b,a), y4=f4(c,b,a) dla danych określonych przez

(6)

Rys.3. Układ do przesyłania danych

Opracowanie wyników

Dla każdego przypadku wskazanego przez prowadzącego przedstawić: rozwiązanie analityczne, schemat układu, uzyskane przebiegi na oscyloskopie dla danych wejściowych , wyjściowych i sterujących.

Literatura

1. Kalisz J.: Podstawy elektroniki cyfrowej, WKŁ , Warszawa 1998. 2. Lisiecka-Frąszczak J: Synteza układów cyfrowych, Wydawnictwa techniki Poznańskiej , Poznań 2000.

3. Majewski W.: Układy logiczne, WNT, Warszawa 1976

4. Misiurewicz P, H. Grzybek: Półprzewodnikowe układy logiczne, WNT, Warszawa 1975, str. 83-177.

(7)

5. Pieńkos J, Turczyński J : Układy scalone TTL w systemach cyfrowych, WKŁ, Warszawa 1980.

6. Traczyk W. :Układy cyfrowe. Podstawy teoretyczne i metody syntezy, WNT Warszawa 1986.

7. Zieliński C. :Podstawy projektowania układów cyfrowych, PWN, Warszawa 2003.