y Vjf «: .f, I , I ;tiTiTłT»T.
I’ i: n G R A M 0 W A ! IY 0 1 J E L MIK C Z Ę S T O T L I W O Ś C I MCY 7-52011
M o n o l i t y c z n y ukła d scal o n y MCY 762011 stanowi p r o g r a m o w a n y dziel n i k czę s t o t l i w o ś c i . Jest ¡.o układ cyfrow y w y k o n a n y w tech nolo gii NMOS z bramką p o i i k r z e m o w ą . Napi ęcie z a s i l a
nia oraz wejśc ia i wyjś c i a są kom p a t y b i l n e ze s t a n d a r d e m TTL. Układ mieści się na płyt ce krzemow ej o w y m i a r a c h 5,0 x 3,7 mm, z a mkniętej w d w u r zędowej obudowie p l a s t y k o w e j z 18 w y p r o w a d z e n i a m i typu CF-81.
00 - 1 ^ 18 ~ unn
D0-D7 - Wejścia danych UU A0-A2 - We jścia adres owe 01 - 2 17 - "es
WR - We jście blok u j ą c e zapis D2 - 3 16 - A0
CS - Wejś cie wyb or u s t r u k t u r y
03 - 4 15 - Al /chip se lect/
D4 - 5 14 - A2 CKI - Wejście zeg arowe dzie l n i k a 05 - 6 13 - WR* FDP - We jście zegar owe licz ni ka
06 - 7 12 - IPP IPP - Wyj ście
07 - 8 11 - FBP UDD - Nap ię cie zasi lania /5 V / U SS ~ 9 10 - CKI U SS - Masa /0 V/
Rys. 1. Opis i układ w y p r o w a d z e ń
W S T Ę P N A K AR TA KATALOGOW A
P r o g r a m o w a n y d ziel ni k c z ę s t o t l i w o ś c i /ang. rate m u l t i p l i e r / dzieli c z ę s t o t l i w o ś ć w ten sposób, że przy p o d a w a n i u impul s ó w na w e j ś c i e zegar owe CK! /rys. 2/ tylko niektór e z nich / o d p o w i e dnio dobr ano/ są p o w t a r z a n e na w y j ściu IPP. K a ż d y m k o l e j n y m 2 24 impulsom na w e j ś c i u CKI od po wiada X imp.ulsów na w y j ś c i u IPP, przy czym X oznacza 24-b itową liczbę dwójkową zaw ar tą w l i c z n i ku rewe rsy jny m. P r o g r a m o w a n i e dzie l n i k a c z ę s t o t l i w o ś c i /czyli liczby X/ odbywa się za pomocą w ejść danych D0-D7, w e jść a d r e sowych A 0 - A 2, wejść b l o k u j ą c y c h zapis CS i WK oraz wejścia zega r o w e g o FI3P. Stan L j e d n o c z e ś n i e na obu w e j ś c i a c h CŚ i WR
D 0 -D 7 A 0 -A 2
Rys. 2. Sc hemat b l o kowy ukł adu MCY 7620M
- 3 -
p owo duje o d b l o k o w a n i u dekodera i w czytanie danyc h D0 -D7 zg odnie z za danym adre s e m A 0-A2 /A2A1A0/:
- adres 000! w c z y t a n i e dany ch 00-07 do bufora typu "latch", - adres 001: w c z y t a n i e dany ch D0-D7 do licznika r e w e r s y j n e g o
/0 n a j m n i e j z n aczących hitów liczby X/,
- adres 010: w c z y t a n i e danyc h D0-D7 do licznika r e w e r s y j n e g o ./środkowe bity liczby X/,
- adres 011» w c z y t a n i e da nych D0-D7 do licznika r e w e r s y j n e g o /8 n a j b a r d z i e j zn aczących bitów liczby X/,
- adres 100) z e r o w a n i e licznika z awartego w dzie l n i k u c z ę s t o tliwości ,
- adres 101: służy do te stowa nia układu scalonego, - adres 110: w y m u s z e n i e stanu L na wyj ściu IPP,
\
- adres 1 U :i nie używane,
Bufor typu "lstch" zawi era 8 prz erz utników, których stany mają n a s t ę p u j ą c e ^ z n a c z e n i e :
- stan sze ściu p i e r w s z y c h p r z e r2Utników /wejścia D 0 - D 5 / d e c y duje o tym, o ile k a żdy impuls na wej ści u F8P zmi en ia l i c z
bę X* Możliwe są tu zm iany o 16 dla n = 0,..., 5 zg odnie Z zał ącz oną tabelką,
Przerzutniki 00-05 /miana lieżby X o:
000000 0
100000 1
010000 1 61
OOiÓOO U 2
Ó0G100 163
000010 164
000001 165
- siódm y p r z e r z u t n i k / w e j ś c i e 06/ ok reśla kie runek z mian liczby by X: stan L oznacza zwiększanie, a stan H zmniejszanie,
- stan II ósmeg o p r z e r z u t n i k a /wejś cie 07/ blokuj e d z i e l n i k czę- fi t o 1 1 i w o r> c i , v/ w y n i k u czcrjo fi a wyj ó c i u IPP trwa stan H .
0,3 +7 V
55 +125°C
0 +70°C
EL E K T R Y C Z N E P A R A M E T R Y C H A R A K T E R Y S T Y C Z N E
P A RAMETRY STAT Y C Z N E /t b = 0 - 70°C, w s z y s t k i e na pięcia w z g l ę d e m dgg/
Nazwa paramet ru Symbol
Wa rto ść Waru nki m i n . typ. •m a x . pom ia ru
Napięc ie zasilania UDD V 4,73 5 5,25
Pręd zasilania IDD mA - - 50 Ud d = 5,25 V
Napięcie wej ściow e w stanie wy sokim
U IH V 2,0 - 5,25 • -
Napięc ie wej ściow e w stani e niskim
U IL . V -0,3 - .0,, 8 -
r. r, ;r: ; N api ęcie w yjści owe
w stanie wysok im
V 2,4 — ^QH = _ ^ 0. p A . U DD = 4,7 5 V .Napięci e w y jściow e
w stanie niskim
U 0L V - - 0,4 Iql_ = 2,4 mA U D D .= 4,75 V Prąd upły wnoś ci
wejś ć /dla ka żdego wejści a/
1 IH pA 40 Uj = 5,25 V
U D{] = 5,25 V D o p u s z c z a l n e napięcie dowo l n e g o
w y p r o w a d z e n i a w z g l ę d e m U ^
Temperat ura p r z e c h o w y w a n i a ^stg Temperatura o t oczenia
w czasi e pracy tamb
t . = O - 70°C/ amb
P A R A M E T R Y D Y N A M I C Z N E / z d e f i n i o w a n e na rys. 3 i rys. 4
Nazwa p a r a m e t r u Symbol J e d n .
Wartość m i n . max .
Czas trwania impul sów CKI i FBP /stan L/
tCKIL t FBPL
ns 150 -
Czas mię dzy imp ulsami tCKIH ns 750 —
CKI i FBP /stan H/ tFBPH
Op óź n i e n i e zbocza o p a d a jącego FBP wobec zbocza n a r a s t a j ą c e g o CKI
1=1 ns 100 tCK IH 100
Czas u t r zymania danych D0-D7 i adresu A0-A2 po n a r a s t a j ą c y m zbocz u WR
*2 ns 80 -
Czas trwania im pulsu WR *3 ns 320
"
Opóź n i e n i e zbocza o p a d a ns 50 250 jącego IPP wobe c zbocza
■»
op a d a j ą c e g o CKI przy o b ciążeniu 1 bramką TTL
Czas trwania impulsu IPP /stan L /
t5 ns 80 tCKIL + 50
łCKIL łCKIH
CKI
J \ j
ipp
\ - i
FBP
1 ' V B P L fFBPH
Rys. 3. P r zebi egi s ygna ł ó w OKI, IPP, FBP
Rys. 4. P r z e b i e g i s y g n a ł ó w D0-D7, A0-A2, WR
ń n n n n ń n n n 1
t u u u u u u d u u ;
Rys. 5. Ksz tał t i w y m i a r y o b u d o w y pla s t y k o w e j typ C£~81
Symbol Wy miary /mm/ Kąt
/ s t o p n i e / m i n . n o m . m a x .
A - - 5 , 1 0 _
b 0 , 3 8 0 , 50 0 , 5 9 -
c 0 , 2 0 , 2 5 0 , 3 6 -
D - - 22 , 86 -
e - 2, 54 - -
e l - 7 , 6 2 i ' - -
L 2 , 5 4 - 4 , 5 -
me - - 8 , 3 0 -
0 - - ~ 0 i- 15
Al. Lotn i k ó w 32/46 02-668 Warszawa Telex 815647 Tel. 435401
Cena 80 zł .
Luty 1987 Druk ZOINTE ITE zam. 4 ^ / 0 7 n.
PRAWO R E P R O D U K C J I ZASTRZEŻ ONE
w
C E M IIN S T Y T U T TECH N O LO G II E L E K T R O N O W E J
KON T ROLER SZYNY SYSTEMOWEJ
WIELOP R O C ES OROWYCH SYSTEMÓW U C Y 74S418 /419N M IK ROPROCESOROWYCH
Monolityczny, cyfrowy układ scalony T T L - S LSI, pełni funkcję kontrolera magistrali systemowej w i eloprocesorowych systemów mikroprocesorowych* Układ zapewnia interfejs moduł ów nadrzędnych systemu /CPU lub kanał DMA/ do w s pól n ej magistrali systemowej typu MULTIBUS.
Układ realizowany jest w dwóch w ers j a c h konstrukcyjnych. Wersja U C Y 74 S 4 1 8M pr zeznaczona jest do w spó ł p r a c y z mikroprocesorem M C Y 7880 lub k ontrolerem DMA 8257, natomiast wersja 7 4 S M 9 N do w sp ółp r a c y z mikroprocesorem 8 0 8 5 .
Układ składa się z trzech zasadniczych bloków funkcjonalnych /rys. 2/ realizujących następujące funkcje:
rozpoznanie stanu magistrali systemowej /linia BUSY/,
- generacja synchronicznych z zegarem systemowym sygna łów żąda
nia dostępu do magistrali dla zewnętrznych ukł a d ó w arbitrażu, - generacja sygnałów kontrolnych systemu oraz sygnałów steru
jących pracą b uf o r ó w szyn adresu i danych,
- zapewnienie od powiednich relacji czasowych dla sygna łów ma
gistrali systemowej.
;Praca u kładu rozpoczyna się w chwili, gdy moduł na drz ędny /ang.
MASTER/ zgłasza żądanie dostępu do magistrali systemov>ej na liniach B C R 1 , BĆR2/BCR2/ lub ASRO /wersja 74S419N/. Sygnały żą
dania są strobowane w układzie za p o m o c ą zewnętrznego sygnału RSTB - /z w y j ątkiem sygnału A S R Q / . Drugie opadające zbocze sygna
łu zegarowego B C L K /licząc od chwili wystąpienia sygnału stro-
W S T Ę P N A K A R T A KATALO GO W A
/rys. 3/.
Sygnał BREQ wykorz y sty w any jest w przypadku,gdy p r i o r y t e t . do*»
stępu do magistrali systemowej rozstrzygany jest w r ównoległym układzie arbitrażu. Sygnał BPRO zezwala na dostęp do m a g i s t r a li modułowi nadrzędnemu o ni żs z ym priorytecie i wy k o r z y s t y w a ny jest w szeregowym układzie arbitrażu /ang. D A I S Y CHAIN/.
W przypadku gdy moduł n adr z ędn y uzyska priorytet dostępu do magistrali /stan niski na w ejś c i u B P R N / , kolejne opadające
zbocze sygnału zegarowego BC LK spowoduje wygenerow/anie stanu niskiego na wyjściach B U S Y i ADEN, co jest jednoznaczne z d o łączeniem modułu nadrzędnego do magistrali systemowej.
Sygnał BUSY blokuje dostęp do magistrali wszys tki ch innych modułów nadrzędnych, n a tomiast sygnał ADE N wykorzystywany jest do aktywizacji bufor ó w/d r ive r ów szyn adresu i danych.
Cykl kontrolny systemu rozpoczyna się w momencie wystąpienia- narastającego zbocza sygnału XSTR lub opadającego zbocza s y
gnału ADEN, w zależności od tego, które z n i c h wystąpi jako ostatnie /rys. 4/. Powoduje to wygenerowanie sygnałd XCY, a po czasie opóźnienia 1 /zależnym od wartości elementów RC na wyprowadzeniu DLYADJ/ odpowiedniego sygnału kontrolnego /MRDC, M U T C i t d / . Kolejne narastające zbocze sygnału XSTR może po jaw/i ć się. już w trakcie aktualnego cj^klu kontrolnego, co umożliwia przyspieszenie rozpoczęcia następn ego cyklu. Za
kończenie cyklu kontrolnego następuje w chwili wystąpienia opadającego zbocza sygnału XCP, które powoduje zdjęcie sygnału 'kontrolnego, a po czasie opóźnienia T w p row adzen ie w y j ś c i a X C Y w stan wysoki.
Kontrolowana przez moduł n ad rzęd n y magistrala systemowra może . zostać zwolniona tylko w d w óch przypadkach: 1 - moduł na d rzędny traci pri o rytet /BPRN = 1/,
- moduł n ad rzędny wstrzymuje żądanie dos tępu do magistrali.— -- /BCR1 = 0 , BĆR2 = 1/,
pod warunkiem, że nastąpiło zakończenie cyklu kontrolnego /XC Y=1 / oraz na w ej ś c i u 0VRD w ys tę p u j e stan niski- Wyjścia A DEN i BUSY.
wprowadzone są wówczas w stan wysoki /rys. 3 /.
- 3 -
iNnr ui NC 02
XSTRt
XCP
SUCC.
3ovrd
UC Y 7kS418M U C Y 74S419N
MROCt iORC [13
g n dEu
/A/ IOWR IO/M
/B/ MWTR WR
/c/ I0RR RD
/D/ MR D R A S RQ
/E/ BCR2 BCR2
160 MWTC .150 DLYADJ
Rys, 1 „ Rozkład wyprow a dze ń u k ład u UCY 74 S418/419U
Nazwy wyprowadzeń
INIT - wejście - sygnał inicjujący, sprowadzający układ do zna
nego stanu początkowego,
XSTR - wejście /aktywne narastające zbocze sygnału/ - sygnał rozpoczęcia cyklu kontrolnego systemu,
X C P - wejście /aktywne opadające zbocze sygnału/ — sygnał końca cyklu kontrolnego, wskazu j ący że dane zostałe odebrane przez układ podrzędny /cykl zapisu/ lub w y słane przez ukł ad podrzędny
i odebrane przez układ nadrzędny /cykl odczytu//
X CY - wyjście T T L - sygnał w sk az u j ący na p rze bieg cyklu kon t r o l nego
MRDR, MWTR, IDRR, I O W R - /wejścia uk ładu UCY 74S418/ - sygnały żądania: odczytu z pamięci, zapisu do pamięci, czytania z portu WE/WY, zapisu do portu WE/WY,
Sygnały generowane przez kontroler systemu U C Y 74S428 /dla u~
kładu H C Y 7880/ lub przez ko n tr o l e r DMA 8257:.
WR, RS, IO / M - wej ś c i a układu U C Y 74S419 - sygnały kontrolne g enerowane przez m ikr opr o ces o r 8085 i wewnętrznie dekodowane
przez układ UCY 74 S4 19 N w celu uzyskania sygnałów żądania M M , MWTR, IÖKR, XÖV7K,
ANYR - wyjście T T L - sygnał ws ka zuj ą cy na pojawienie się jedne
go z sygnałów żądania /MRDR, MV/TR itd/
RDD - wyjście TTL' - sygnał sterujący kierunkiem transmisji d w u k ierunkowych buforów /driverow szyny danych/ RDD = 1 w trakcie cyklu czytania.
MRDC, MWTC, IORC, IOWC - wyjścia 3-stanowe - sygnały kontrolne systemu:
- odczytu z pamięci - zapisu do pamięci - odczytu z portu WE / W Y - zapisu do portu W E / W Y
ADEN - wyjście T T L - sygnał aktywizacji buforów szyny .adresu i danych
B USY - wyjście typu "otwarty . kolektor" - sygnał ws kazuj ący stan magistrali systemowej /zajęte, zwolnione/
BOLK - wejście - sygnał zegara systemowego
BREQ - wyjście T T L - sygnał żądania dostępu do magistrali wykorzystywany w równol eg ły m układzie arbitrażu
BPRN - wejście - sygnał priorytetu magistrali, ws k a z u j ą c y że żaden z .układów równoległych o w y ż s z y m priorytecie nie zgłasza żądania dostępu do magistrali / BPRN = 0/
BPRO - wyjście T T L - sygnał priorytetu m a g i s t r a l i w y k o r z y s t y w a n y w szeregowym układzie arbitrażu /ang. D A I S Y CHAIN/
B C R 1 , BCR2/BCR2 - we j ś c i e - sygnały żądania dostępu do magistrali generowane przez moduł nadrzędny. Dla u kładu U C Y 7 4 S 4 1 9 N stanem aktywnym na w ejściu BCR2 jest stan wysoki, natomiast dla układu .JJCY 74S418N, stan niski /BCR2/
•ASRQ - wejście - asynchroniczny sygnał -żądania dostęp u do m a gistrali, nie w y m a g a j ą c y sygnału s.trobującego RSTB /tylko dla U CY 74S419N/
RSTB - wejście - sygnał strobujący sygnały żądania dostę pu do magistrali B C R 1 , BCR2. W układzie U C Y 74S418N strobowanie n a s t ę p u j e w stanie niskim sygnału, natomiast w układzie U C Y 74S419N,
przy opadającym zboczu sygnału
_co
.Xo o
ac
(/)N
B C R 1 E RSTB ADEN OVRD
DLY ADJ XSTR
XCP XCY
ANYR (A)
(B)
(C) (D) RDD
BUSY B R E Q BPRN BPRD I NIT BCLK
MRDC MWTC IORC IOWC
UOZ) co
So oE a>
UJ>>
U)
co
>,
00N
Rys, 2, Schemat blokowy układu U C Y 7 4S418/419N
0VRD - Y/ejście - sygnał zapobiegający utracie kontroli nad m a gistralą w przypadku u t raty priorytetu przez moduł nadrzędny kontrolujący magistralę. Może być wy k orz y sty w any w operacjach semaforoY/ych typu czytanie - modyfikacja - zapis.
DLYADJ-Y/ejście - Y/yprowadzenie dla zeY/nętrznych elementów RC zapevmiających v/ymagane wartości czasów ustalenia oraz czasów utrzym a nia sygnałóv.r adresu i danych w stosunku do s y gnałów ko n tr o l nych magistrali M R DC itd.
U cc - zasilanie układu GND - masa układu
bclk
R5TB
BCY
'e j w
W
E R ? __________ t e i m j l E S B
Rys, 3. Przebiegi czasowe w układzie decyzyj nym /magistrala sys*
temowa poprzednio zwolniona/
R F 0 3 R W T R
lORR IOWR AKIYR
tr \D ŁC8D ROD
CAD
\
XSTR
MRDC MWTC Iorc iowC
±\ XCPS
Txęw L- J L i m
‘SCO J r
XSTR ,r
a s
'Rys. 4, Przebiegi czasowe podczas cyklu kontroli magistrali /m a
gistrala poprzednio zwolniona/
MRDR MWTP Masterl zwalnia magistralę IORR fOWR
XCP Masterl ANYR
XCY Masterl różnienie,™
J _ 7
BCLK
ADEN Masterl
Masterl kontroluje BUSY magistrale
Master2 kontroluje
magistralę
ADEN Master 2
h^^M\A/T^Master2 żąda dostępu do magistrali R5RR IÔWR
XSTR MASTĘgJ^T”
lORC 10WC MASTER2 . z nieme
Master 2
Rys, 5, Przebiegi czasowe podczas przejmowania kontroli nad ma gistralą. / MA S T ER 1 zwalnia magistrale, M A S T E R 2 przejmuje kon
trolę nad magistralą/
= 25°C
R-390Q
R»300O
R-200Q
C [P F],
50 100 200 ^ 300 " * 400 500 600
Rys, .
6
, Zależność czasu opóźnienia t od elementów R, CW układzie U CY 74 S41S istnieje możliwość przyspieszonej gene racji sygnałów BPEO i EPRO. Pa to miejsce w przypadku, gdy w ej ści a B C R 1 , B C R 2 , RSTB znajdują się w stanie niskim. Stany aktywne na w ejśc i a c h BREQ i BPRÓ p o j a w i ą się w ówczas już po pierwszym opadającym zboczu sygnału zegarowego BCLK.
PARAMETRY DOPUSZCZ A LNE
Napięcie zasilania U CC 0 , 5 - 7 V
Napięcie wejściowe
UI -1 - 5,25 V
Temperatura otoczenia
w czasie pracy ^amb 0 - +70 °C
Temperatura przechowywania ^stg -55 - +125 ° c Rezystancja termiczna
złącze-otoczenie ^thj-a 55 k/W
Temperatura złącza 150 °C
ELEKTRYCZNE PARAME TRY CHARAKTERYSTYCZNE
Wartość Warunki
Nazwa parametru Symbol Jedn. min. max. pomiaru
1 2 3 4 5 ' 6
Napięcie wejściowe w stanie niskim
/wszystkie wejścia/ UTT, V 0 , 8
Napięcie wejściowe w stanie w y sokim
/wszystkie wejścia/ U IH V 2
Prąd wejściowy w sta
nie niskim /wszystkie
w ej ścia/ - L l ^uA 500
U cc = 5,25 V Uj 0,45 V Prąd wejściowy
w stanie wysokim
/ wszystkie wejścia/ E h ^uA - 100
U CC = V U T = 5,25 v
- D I
ELEKTRYCZNE PARAMETRY CHARAKTERYSTYCZNE c.d.
1 2 3 4 5 6
Napięcie wy j ściowe
w stanie niskim U OL V U CC = 4,75 V
MRDC, MWTC, IORC,
IOWC - 0,45 t o l = 32 mA
BREO, BU S Y - 0,45 I0L = 20 mA
XCY, ADEN, RDD 0,45 I0L = 16 mA
BPRÓ, ANYR 0,45 H o
= 3,2 mA Napięcie wyjściowe
w stanie w y s okim U O H V
uco = 4,75 V MRDC, MWTC, IORC,
IOWC, B U S Y - wyjście
typu OC 2,4
J oi: - -2 mA
Pozostałe wy jścia 2,4 TOH = - 400 ^uA
Wyjściowy prąd
zwarciowy “IGS mA 10 90
U CC uo
= 5,25 V
= 0 V Prąd v,ryj ściowy
w stanie trzecim MRDC,MWTC,IORC,IOWC
To/off/ yuA
-
-100
100 uccuo Uo
= 5,25 v
= 0,45 V
= 5,25 V
Prąd zasilania XCC mA - 240 U CC = 5,25 V
Okres sygnału BCLK XBC Y ns 100 -
Szerokość impulsu
BCLK tPW ns 35 °,65Bc y
Czas ustalenia RSTB
wzglę dem BCLK t RQS ns 25 -
Czas ustalenia B C R 1 , B C R 2 , /BCR2/
w z g l ę d e m RSTB
t CSS ns 15
Czas utrzymania B C R 1 , B C R 2 , /BCR2/
wzglę dem RSTB
t CSH ns 15 *•
Czas opóźnienia
BCLK-*- BREO tROD ns 35
.ELEKTRYCZNE PARAMETRY CHARAKTERYSTYCZNE :c„d.
1 2 3 . 4 5 6
Czas ustalenia BPRN
wzglądem BCI.K ' t PRMS ns 23
Czas onośnienia t
BNO ns Ir l 30
BPRN -**- BPRO .
Czas opóźnienia B C L K - — -BUSY
+ »)
BYD ns - 55
Czas onóźnienia MRDR.
m w t r, IORR, IOWR — ANYR
t CAD^ ns 30
Czas opóźnienia XSTR — *~XCY
, *)
SXD ns - 40
Czas opóźnienia
XSTR-*- MRDC. t SCD ns 50 200 Regulacja za
po m o c ą elemen
t ów RC na wypr„
D L Y A D J MV/TC, IORC, I0V/C
Szerokość impulsu
XSTR t XSW ns 30- •W
Czas opóźnienia
X c p — MRDC, MWTC. t XCD^ ns — • 50 IORC, IOY/C
Szerokość impulsu
XCP t XCW ns 35
Czas opóźnienia
XCP X C Y t CCD ns 50 200 Regulacja za
p o m o c ą elemen
tów RC na wypr, DLYADJ
Czas opóźnienia MRDR,
t CMD>?'> ns 35 MWTR, IO R R , IO WR — MRDC.
W/TC, IORC, IOWC
Czas opóźnienia MRDR, t CRD^ ns - 25 ■ MWTR, IORR,
I OW R — * RDD
Szerokość impulsu
RSTB t RW ns 30
ELEKTRYCZNE PARAMETRY CHARAKTERYSTYCZNE c.d.
1 2 3 A 5 6
Czas opóźnienia B C L K — -BDRO. ■ Czas opóźnienia X C P — — RDD
lCPD 4- *)
XRD
ns
ns 25
o o<3" O-
^ O b c i ą ż e n i e w y j ś ć jak na rys 7.
WY
ę 2,28V
600
150pF
MRDC, MW TC , I0RC , IOWC
O 2«36V
950 WY
30pF
BREQ . BUSY
o 2,35V
'1200
WY
30pF
XCY , RDD, ADEN
* ę 2,18 V
5400 WY
30pF
BPRO , ANYR
Rys. 7. Obciążenie w y j ś ć układu UCY7ASA18/419N podczas pomiaru parametrów dynamicznych
<«5--
A
■““¡sar“"
A { L
■
14 ' " '
15
‘ r~ f r'~v—i— , 1
c
— ,j .1, , , , , L 28
i '¿¡j p t jttp lip ip lp 'k p '“
Rys. B a Kształt i wym i ary 28|wyprowadzeniowej obudowy plastyk:
wej z radiatorem typu CE- 7 7 Symbol
w ymiaru
Wymiary /mm/ Kąt
/stopnie/
min. nom. max.
A bc D e ei L M e "
0
Oj 38 0 , 2 0 36,4 13,82,54
36,72,54 15,24
T T i o 0,590,36
0 4- 15
INSTYTUT TECHNOLOGII EL EKTRONOWEJ Al. Lotników 32/46
02~668 Warszawa Tlx 815647 Tel. 435401' Maj 1987 Cena 120 zł
• Druk ZOINTE ITE zam. ^ 8 7 n.$(
PRAWO REPRODUKCJI ZASTRZEŻONE
IN S T Y T U T T E C H N O L O G II E L E K T R O N O W E J
C,ENERATOR IMPULSÓW ZEGAROWYCH DO STEROWANIA
E D N C C-■iTKI CEKT!WALNEJ MIKROPROCESORA 8086 UCY 7ASA8AN
Monolityczny, cyfi'owy układ scalony TTL-S UCY 7ASA8AM pełni fun kcję generatora impulsów zegarowych jednostki centralnej mi kro
procesora 8086.
Układ generuje również impulsy synchronizujące układy peryferyj
ne. Zawiera generator stabilizowany zewnętrznie dołączonym kwar
cem, licznik dzielący przez trzy, a także układ przystosowujący i synchronizujący jednostkę centralną do systemu MULTTBUSTM
GND i
X 1 , X2 - wyprowadzenie do podłączenia re zonatora kwarcowego; T A N K - wyprowadzenie do podłączenia obwodu rezonansowego przy pracy na częstotliwości harmonicznej rezo
natora kwarcowego; F/C - selektor źródła sygnału zegarowego; CSYNC - wejś cie syn
c h r o n i z u j ą c e sygnał zegarowy; RDY1, RDY2 - - wejścia sygnału READY z dwóch systemów MULTIBUS ; A O T , AEŃ2 - ^wejścia adresowe zezwalające na pracę w ejś ć RDY1, RDY2;
RES - w e j ś c i e sygnału R E S E T ; CSC - w y j ś cie oscylatora; CLK - w y j ś c i e sygnału ze
garowego dla mikroprocesora i innych u k ł a dów MOS; PCLK - ’wyjście sygnału zegarowe
go dla u kł adó w T T L ; READY - w y j ś c i e .sygna
łu READY; Ucc "* napięcie zasilania /war
tość typowa +5 V/; GND - 0 V Rys. 1. Rozkład i nazwy wyprowadzeń
W S T Ę P N A K A R T A KATALO GO W A
RES
TANK
CSYNC- RDY1 A E N 1 - AEN2- RDY2'
> 0 Q
— CK
— -RESET
OSC f> - C L K
: ? -'='PCLK SYNC
1----
f c = D
Rys. 2 o S chemat blokowy
•READY
DOPUSZCZALNE- PARAMETRY EKSPLOATACYJNE Napięcie zasilania
UCC ->0,5“ 7 V
Napięcie v,re jściOY/e
UI “1 , 5 ~ 7 y
Temperatura otoczenia
w c asie pracy ^amb 0 - 70 ° c
Temperatura przechowywania t stg -55-+125 °c Rezystancja termiczna
złącze - otoczenie ^thj~a 75 k/
Temperatura złącza t.
3 150 °c
E L EKTRYCZNA PARAMETRY CHARAKTERYSTYCZNE / t amb=OpC + 70°C, Uc c - 5 Y - 5 ?r, o ile nie podano inaczej/
Nazwa parametru SymholJedn. Wartość Warunki
min. max. pom iaru
1 - , 2 ' 3 4 5 6
Prąd w e j ś c i o w y w sta
nie niskim ~ % L m A 0,5 Uj = 0,45 V
Prąd w e j ś c i o w y w sta
nie w y s o k i m I IH yfUA 50 U x=5,25 V
Ujemne n ap i ę c ie
w e j ś c i o w e “U IL V 1 -Ij=5 mA
Napięcie w e j ś ciowe
w stanie niskim U IL V 0 , 8 Ucc =5 V
Napięcie w e j ś ciowe w
w stanie w y s o k i m RES U IH ' V 2 , 6 Uc c =5 V Napięcie wejściowe
w stanie w y s o k i m dla
pozostał y ch wejść U IH /
I
|v
2 , 0 UC C =5 VHistereza napięcia
na wej ś c i u RES
uT+-uT-
V 0,25 Ucc =5 VNapięcie wyjściowe
w stanie niskim U0 L V 0,45 I =5 mA
Napięcie wy j ś ciowe
w stanie w y s o k i m CLK U0H V 4 I Q=-1 mA
Napięcie wyjściowe w stanie wy s o k i m
dla p o z o s t a ły c h wyjść U 0H
V 2*4 I =-1 mA
0
Prąd zasilania
xcc
mA 140 Ucc-5,25 VOkres sygnału CLK t CLCL ns 1 2 5 Czas trwania sygnału
C L K w stanie wysokim Czas trwania sygnału CLK w stanie niskim
tCHCL
t CLHL
ns ns
J.+3 CLCL+2 ,2.t3 CŁCL-lf
Uc c =5 V ob
li ciążenie [zgodne
z rys, 3
Czas narastania syg
nału CL K tCH1CH2 ns 10
Jq q=5 V ob
ciążenie zgc- Czas opadania sygnału
CL K t CL2CL.1 ns 10
dne z r y s . 3 1,0 * 3,5V Czas trwania sygnału
i5CLK w stanie wys o k i m t PHPL ns t CLCL-20 Czas t r wania sygnału
PCLK w stanie niskim t PLPH ns t CLCL-20 Przejście sygnału
R E A D Y w stan nieaktyw
ny wz g l ęd e m CLYT ) t R YL CL ns - 8 Przejście sygnału
R E A D Y w stan aktywny
w z g l ę d e m CLK^) tR Y H C H ns 2 .
? CLCL-15 Opóźnienie sygnału CLK ,
w z g l ę d e m sygnału RESET CLIL ns
r 40 HCc=5 V ob-.
Czas trwania stanu w y sokiego sygnału na
w e j ś c i u EFI tE H E L ns 20
ciążenie zgo
dne z rys. 3 Czas trwąnia stanu
n i s k i e g o sygnału na
w e j ś c i u EFI tE L EH ns 20
O k r e s sygnału na w e j ś
c i u EFI t E L E L ns t EHEL+ ^ tE L E H +6
Częstotliwość kwarcu XHz 1 2
Czas narastania RDY1,
R D Y 2 w z g l ę d e m CLK t R1VCI ns 35 . Czas p od t r z ym an ia RDY1
R D Y 2 w zg l ę d e m CLK t CLR1> ns 0 Czas narastania A E N 1,
A E N 2 w z g l ę d e m R D Y 1,
R D Y 2 . ^A1 VRI'Vr ns 15
Czas p o d trzymania AEN"
AEN2 w zg l ę d e m R D Y 1,
RDY2
,
t CLA1X ps 0 ..
- 5 -
ELEKTRYCZNE PARAMETRY CHARAKTERYSTYCZNE.... C. d.
1 2 "T
! 3 4 5 6
Czas narastania CSYNC 4-
względem EFI YHEH ns 20
Czas podtrzymania Ur p=5 V ob-
CSYNC w z g l ę d e m EFI EHYL ns 20 ciążenie, zgo Szerokość CSYNC t YHYL ns ?JctE L EL >dne z r y s , 3 Czas narastania RES -ł-
wz g lęd e m CLK I1HCL ns 65 Uc c =5 V ob
Czas podtrz y ma n ia RES
20 c iąż enie zgo
względem CLK CLI1H
d
dne z r y s »32
U w a g i :
1) tf - suma czasu narastania i opadania sygnału EFI.
2 ) - czas narastania i trzymania pot r zeb n y w przypadku użycia innego zegara
3) - m i er z o n y tylko w stanie|T3 i TW, 4) - m i e r z o n y tylko w s t ani e ^T 2 ,
Rys. 3. Obciążenie wyjść p r z y pomiarach par amet rów dynamie z nyniji Cj zawiera pojemno 'cj sondy i złącza diody
CHICHĄ PI PM CLRIX
R1VCL
RYLCL READY W Y
RYHCH
•YHEH CSYNC W E
Re s w e YHYL CLI1H
Rys. 4. Przebieg sy gn ał ów w układzie. W szyst kie czasy mierzono w punkcie 1,5 V zaznaczono inaczej
nętrznego
JCC
UCC
m e
/ &“ 1 R r : : : ■ ¡ 4
lir
T
QLii...et
1 8' ' )
1 i i
- r ~ ~ m 10
1 9 L p l p I .
tirwł*.-.- - r '* - w
p - q r q r q D
■V—W ; rV
i i p t jx ą r
■
»Symbol Wymiary/mm/ Kąt
wyrn i aru m m , nom. max* /stopnie/
A «« 5,1
b 0 , 3 8 — 0,59 —
C 0 , 2 0 — 0,36 —
D 2.2,72 _
e 2,54 - r
e i mm 7,62 - -
L 2,54 - 4,50 m m
ql
- — 3,30 o m
- 1i " - 0-3*1 5
Rys. 9. Kształt i wy miary obudowy plastykowej CE 81 o 18 wypro- wadzeniach
INSTYTUT TECHNOLOGII ELEKTROMOV/EJ,Al.Lotników 32/46,02-668 W-we Tel. 435401, tlx. 815647,
Kwiecień 198? Druk ZOINTE ITE zam. 6 8 / 3 7 n.'?QQ Cena 80 zł PRAWO REPRODUKCJI ZASTRZEŻONE
îN S T Y TUT TECHNOLOGII E L E K T R O N O W E J
DWUKROTNA PARA KOMPLEMENTARNA Z INWERTEREM
M C Y 74007N M C Y 64007N
Układy MCY 74007N, M C Y 64007N zawierają 3 n-kanałowe oraz 3 p- -kanałowe wzbogacane tranzystory MOS. Przez wprowadzenia dostępne są po dwa tranzystory n- i p-kanałowe oraz inwerter CMOS /rys.1/
in ge in
z ,e*Z5A, e r- _—-—3.,---
1
l = LT . J
I
A
Ëc uS
<
&38min 0,59max
r
i
r i r i ri
r 1 r i r “ 1_
s
mocEmtmmm
) n.
taLU« L J L J L
D- J L
20,32 J L max
J L J L J
a
i!
o W
ME*8i30max
Q20min Q36max
e,-7,62
Rys. 1. Obudowa typu CE70
W S T Ę P N A K A R TA KATALOGOW A
Układy są przeznaczone do pracy w zespołach:
- inwerterów,
- kształtowania impulsów, - wzmacniaczy liniowych,
- wzmacniaczy o dużej impedancji wejściowej, - bramek transmisyjnych,.
- bramek funkcyjnych.
Cechy charakterystyczne:
- zakres napięć z a s i l a n i a i •* 18 V,
- wszystkie wejścia zabezpieczone przed przebiciem ładunkiem elektrostatycznym,
- symetryczne charakterystyki.’wyjściowe w stanie niskim i wysokim,
- typowa obciążalność - 2 układy TTL-L,
1
-TTL-LS lub 2-HTL, - typowy margines szumów: Q,5 V przy U DQ =5
V,1
V przyU DD =
10
V »1
V przy UD D =1 5
V *- obudowa plastykowa 14-wyprowadzeniowa typu CS-70.
DOPUSZCZALNE PARAMETRY EKSPLOATACYJNE
Graniczny prąd wejściowy
Napięcie zasilania U ^ Napięcie wejściowe U-j.
i I
0 + +70°c dla M C Y 74007N arab -40 + +85°C dla M C Y 64007N
-0,5 + + 20 V -0,5 + U D D + 0,5 V
— 10 m A Zakres temperatur
pracy t
Zakres temperatur
przechowywania t stg -55 + 125°C
Temperatura lutowania: tg 0 ^ - ręcznego /max. 4 s/
- automatycznego
350°C 270°C Całkowita moc
• rozproszona 500 mW
~ 3 -
°pi[ l
J
« -UDD - napięcie zasilania +2
13 USS - napięcie zasilania -*“ł G - bramka
g2[ 3
12
J°N/P3d n - d re n tranzystora n-kanałowego
4
11
] S P3 D P - dren tranzystora p-kanałowego.d n£ r-
5
10
> SN - źródło tranzystora n-kanałowegoSP - źródło tranzystora p-kanałowego
6
9 J Sn3uss[ 7
8
J°N1Rys.2*Konfiguracja i onis w p r o w a d z e ń układu M C Y 74007N,MCY 64007N
Rys. 3. Schemat funkcjonalny układów M C Y 74007N, M C Y 64007N
Wartość Warunki pomiaru
N azwa'parametru ' Symbol Jedn. tmin 2 5 °C t K > ' UI Tr —DD
min. typ. max.
- IIlei A
[VI [V] IV]
1 2 3 4 5 6 7 8 9 . 10 11
-Spoczynkowy prąd zasilania
■ •■
IDD yuA
0 , 2 5 0 , 5
1 . 5
-
0 ,0 1 0 ,0 1 0 ,0 1 0 , 0 2
0 , 2 5 0 , 5
1 5
7 , 5 15 30 1 5 0
-
* 0 ; 5 0 ; 1 0 0 ; 1 5 0 ; 2 0
5 10 15 20
Prąd v?yjściowy
w stanie niskim IÓ t mA 0 , 6 41 , 6 4 , 2
0 ,5 1
1 '?3 , 4
1 2 , 6 6 , 8
-
0 , 3 6 0 , 9 2 , 4
0 , 4 0 , 5 1 , 5
0 ? 5 0 ; 1 0 0 ; 1 5
5 10 15
Prąd .wyjściowy
w stanie.wysokim I 0H m A
- 0 , 6 4 -2 - 1 , 6 - 4 , 2
- 0 ,5 1
—1 , 6 - 1 , 3 - 5 , 4
-1 - 3 , 2 - 2 , 6 - 6 , 8
m m - 0 , 3 6 - 1 , 1 5 - 0 , 9 - 2 , 4
4 , 6 2 . 5 9 . 5 1 3 , 5
Oj 5
0 ; 5
0 ; 1 0 0 ; 1 5
5 5 10 15
Napięcie wyjściowe
w stanie niskim U0 L V 0 ,0 50 ,0 5
0 , 0 5
- 0
0 0
0 , 0 5 0 , 0 5 0 ,0 5
0 , 0 5 0 , 0 5 0 , 0 5
- 0 ; 5
0 ; 1 0 0 , 1 5
5 10 15
Napięcie wyjściowe
w stanie wy sokim U 0H V 4 . 9 59 . 9 5
1 4 ,9 4
4 . 9 5 9 . 9 5 1 4 ,9 5
5 10 15
- 4 . 9 5
9 . 9 5 1 4 ,9 5
- 0 ; 5
0 ; 1 0 0 ; 1 5
5 10 15
T a b e l a 1. c.d.
1 2
• 3 4 5 6 7 8 910 11
Napięcie wejściowe
w stanie niskim U IL V
1
2,5
2
-
m m
1 2
2,5
1 2
2,5
0,5;4,5 1,5?13,51,9
10
5 15 Napięcie wejśc io wew stanie w y s o k i m U IH V
4 8 12,5
4
12,5a m m
4 . 8 12,5
0,5;4,5
1
;91 ,5;13,5
10
5 15 Prąd wejściowyXI yuA ¿
0,1
r ¿1
CT 5 ¿0,1 ¿1
- 0;18 18Uwaga: wszystkie n4.e w y korzystane we j ś c i a powinny być odpowiednio spolaryzowane przez podłączenie do U ss lub UDD*
t . ■ mi n o°c, * tma x a 70°C dla serii M C Y 74...N t , » -40°C, t
m i n ' ma x - 85°c dla serii M C Y 64 ...N 106^ ; oznacza Mlub"
Zwarte wyprowadzenia w grupach (14,
2
,1 1
);(8
,1 3 0 i (1,5)i (7,4,9) Potrójny inwerterc)
10
O " ”
Zwarte wyprowadzenia w grupach (1,12,13);(2,14, 11);(4,8);(5,9) Trzywejściowa bramka NAND
W Yt (WE.,)
11 w 2
( W E 2 )
Wyprowadzenia zwarte w łg r u p a c h v ( i,5 fl2);(2,9);(ii,4);(S,l3,1Q);
(6,3)
Dwuwejściowy multiplekser/de- multiplekser
to»
6
3
10
12
Zwarte wyprowadzenia w grupach (
1 3
,2
);(1»1l5;(12»5,8);(7,4,9) Trzywejściowa bramka H O R
d)
2 o CHS
W E10« -°12WY
DIS o-
P ~
7 USS
Wyprowadzenia zwarte w grupach (11,1);(8,9) Bufor trzystanowy
Rys. 4. Przykładowe zastosowania układu M C Y 74007N, M C Y 64007N
- 7 -
Tabela 2. ELEKTRYCZNE PARAMETRY) DYNAMICZNE /t . » 25°C, t r - t f - 20 ns, CL » 50 pF, R L » 200 k Q / amD
Nazwa parametru Symbol Jedn. Wartość ' i J
■u
typ. max. DD
(VI Czas propagacji przy zmianie
stanu logicznego:
- z wysokiego na niski
- z niskiego na wysoki *PHL
tpLH ns
55 30 25
1 1 0 60
50
5
10
15 Czas transmisji sygnału na
wyjściu przy przejściu:
- z poziomu wysokiego na niski
- z poziomu niskiego na wysoki *THL T L H
nS
100
50 40
200 100
80
5
10
15 Pojemność wejściowa
C I • pF
10
15 ' -WYMAGANIA DODATKOWE
Przechowywanie i transport wyrobu
Układy powinny być przechowywane-w sposób zapewniający zwarcie elektryczne wszystkich wyprowadzeń. Zalecane stosowanie gąbki przewodzącej, folii aluminiowej lub innych materiałów przewodzących.
Montaż układów
Podczas montażu układów zalecane jest stosowanie obrączek uziemiających o rezystancji
1
M O da ziemi, uziemienie stołu montażowego, uziemienie narzędzi m o n t a ż o w y c h -/np. lutownica/.Niedozwolony jest montaż lub demontaż układów pod napięciem na którymkolwiek z wyprowadzeń.
Układy aplikacyjne
Wszystkie nie wykorzystane wejścia powinny być połączone z masą /U
55
/ lub zasilaniem /UpD / odpowiednio do pełnionej funkcji logicznej.Al. Lotników 32/46 02-663 Warszawa tel. 435401 tlx. 31564?
Luty 193?
Cena 30 zł Druk ZOIŃT
PRAWO REPRODUKCJI ZASTRZ
3322S
jN ST V T U T TECH N O LO G » ELEK T R O N O W EJ
4 - B I T O W Y P E Ł N Y S U M A T O R R Ó W N O L E G Ł Y
M C Y 7 4 0 0 BN M C Y 6400&I U k ł a d y M C Y 7 4 / 6 4 0 0 8 N zbudowane są z tranzystorÓY/ w z b o g a c a n y c h P i n - k a n ał o wy c h, wytworzonych na jednej płytce m o n o k r y s z t a ł u
/t e c h n o log i a komplementarna M OS -C M O S / .
U k ł a d y te s ł u ż ą do sumowania dw ó c h 4 ~ bit o w y c h argumentóv; z u- w z g l ę d n i e n i e m p r z e n i e s i e n i a w c h o d z ą c e g o na s u m o w a n ą tetredę
z j e d n o c z e s n ą g e n e r a c j ą p r z e n i e s i e n i a w y c h o d z ą c e g o z sumowanej tetrady.
U k ł a d y M C Y 7 4 / 6 4 0 0 8 N s k ła d a j ą się z dw ó ch bloków, tj. bloku su
mo w a n i a i b l ok u szybk i ego p r z e n i e s i e n i a równoległego.
Blok sumowania składa się z c z t e r e c h p oł ą c z o n y c h równoleg le p eł n y c h s u m a t o r ó w p o s i a d a j ą c y c h w ł a ś c i w o ś ć s zybki ego p r z e s y ł a n ia sygnału p r z e n i e s i e n i a dla da n e g o sumatora ze stopnie po
przedniego. Blok szyb kiego p r z e n i e s i e n i a r ó w n o l e g ł e g o służy
AA B3 A 3 B2 A2 81 A1 U
_7_
SS 8
V z:
J z:
CO
co o o o o
<r ■ < r o- co
> >- C_)
o 2 S
16 15 14 13_
12 11
UDD
BA Q0 SA
S3 S2
^ S 1 Cl
A1 * A4 B1 * B4
CI S1 o S4
CO
- we j ścia b i t ó w sumowanych, - wej ścia przeniesienia, - wyjścia 4 bitów sumy, - wyjście przeniesienia.
Rys. 1 Opis i układ wyproY/adzeń
W STĘPN A KARTA KATALOGOWA
co u m o ż l i w i a d z i a ł a n i e z d u ż ą s z y b k o ś c i ą j e d n os tki arytmetycz nej zbudowanej z kilku' s u m a t o r ó w M C Y 74/64008N.
C e c h y c h a r a k t e r y s t y c z n e s u m a t o r ó w M C Y 74/64008N:
- zakres n a p i ę c i a za s i lania « 3 * 18 V, - w s z y s t k i e w y j ś c i a buforowane,
- w s z y s t k i e w e j ś c i a z a b e z p i e c z o n e p r z e d p r z e b i c i e m ładunkiem e l e k t r o st a ty cz ny m,
- s y m et r yc z ne c h a r a k t e r y s t k i w y j ś c i o w e w s tanie n i s k i m i wysokim,
- ob u d ow a p l a s t y k o w a 1 6- wy pr owad ż eni o wa,
- t y p o w y m a r g i n e s szumów: 1 V p r z y U DD = 5 V, 2 V przy U p D - 10 V, 2,5 V p r zy U D D « 1 5 V.
D O P U S Z C Z A L N E P A R A M E T R Y E K S P L O A T A C Y J N E N a p i ę c i e z a s i l a n i a
N a p i ę c i e w e j ś c i o w e
O r a n i c z n y p rąd w e j ś c i o w y Z ak r e s t e m p e r a t u r p r acy
Z a k r e s t e m p e r a t u r p r z e c h o w y w a n i a
T e m p e r a t u r a lutowania:
- ręcznego /max. 4 s/
- a ut o m a t y c z n e g o M a k s y m a l n a moc strat
U D D
~0 »5
♦ 'h2° V U T - 0 , 5 V ♦ U D D + 0,5 VT T . i 10 mA
t 0 ♦ 70°C dla M C Y ^ 40080, a mb -40 ♦ 85°C dla M C Y 64008N
t 8tg -55 ♦ +125°C
tsol
350°C 270°C
P d 500 m W
- 3 -
T A B E L A S T A N Ó W AN BN c n ' co SN
0 0 0 0 0
1 0 0 0 1
0 1 0 0 1
1 1 0 1 . 0
0 0 1 0 1
1 0 1 1 0
ó 1 1 1 0
1 1 1 1 1
84 A4 83 A3 82 A2 81 A1 cr
Blok
p rzeniesienia
równoległego L 4
£ 3
£ 2
£ 1
■co
”S4
-S3
•S2
-S1
Hys. ,? S c h e m a t f u n k c l o n a l n y 4 ~ b l t o w e g o p e ł n e g o s u m a t o r a równo«
ległego M C Y 74008N, N C Y 6A008N
Pa r am et r S y m b o l J edn. t ^ min
W a r t o ś ć
tm a x
W a r u n k i p o m i a r u
25°C •
U o m
UT [v]
u d d' min. . .-typ . . max. D/l
1
2
3 4 56
' 78
910 1 1
5 0 ,04 5 1 50
0
; 5-- 510
_ 0,0410 300 0 ; 1 0 1 0
S p o c z y n k o w y p r ą d z a s i l a n i a ID D yuA
20
0,0 420
6 0 0 ' « 0 ; 1 5 ; 1 5-
100
0,08100
. 3 0 0 0 -0
;2
Q20
O j Sb 0,51
1
' «X» 0 , 3 6 0, 40
; 5 ' 5P r ą d w y j ś c i o w y w s ta ni e
ńisRira M o ,-A
m A
1 . 6
1 ,32 , 6
«3* 0,9. 0,50
;i.0 1 0
U , 2 3 , 4
6,8
" 2,41
>5 0 ; 1 5 15■~0 , Sb »0,51
.ni ,ji
- 1 Oł » 0 , 3 6 4 ,6
0
; 5 5P r ą d w y j ś c i o w y w st an ie T
"™2 *»1
,6
"3,2 - - 1 , 1 5 2,50
; 5 5w y s o k i m “OK »
1 , 6
» 1 , 3 »2,6
<£9 » 0 , 9 9,50 | 1 0 10
»4,2 " 3 , 4 «
6,8
- « 2 , 4 13,5 0 j 1 5 15 N a p i ę c i e w y j ś c i o w ew s t a n i e n i s k i m Ti
l0 L V
0,05 0,05 0,05
«19
CS*
0 0 0
0, 05 0, 05 0,05
0, 0 5 0 , 0 5 0 , 0 5
•tU
Os 5 0;10 0 ; 1 5
5 10 15
T a b e l a i c.d.
4
2
-Zr» 4 . 56
7 8 o10
'1 1
N a p i ę c i e w y j ś c i o w e
w stanie w y s o k i m U 0H V
4,95 .9,95 14,95
4.95 9. 95 14,95
5
10
15
•*9 4.95
9.95 14 ,9 5
ma
Oj 5
0
;1
QOj 15
p:
>
10
15 N a p i ę c i e w e j ś c i o w e
w stanie n i s k i m U IL V
1
3 4
- -
1
3 4
1
3 4
*#5 9 13,5
5
10
15 N a p i ę c i e w e j ś c i o w e
w stanie w y s o k i m U IH V
3,5 7
1 1
3,5 7
1 1
- -
3,5 7
1 1
0,5
1
1,5
5
10
'15 ;
P r ą d w e j ś c i o w y yuA -
0 , 1
- i l o ~5 —0 , 1 ¿1
- 0 ; 1 8 18Uwaga: W s z y s t k i e n i e w y k o r z y s t a n e w e j ś c i a p o w i n n y być o d p o w i e d n i o s p o l a r y z o w a n e p r z e z p o d ł ą c z e n i e do U ss lu b U ^ D .
* ^ t . «= m i n 0°C, ' t m a x = 70°C dla u k ł a d ó w M C Y 74008N, 7
= -40° C, t v = 85°C dla u k ł a d ó w M C Y 64008N.
m i n -7 max
T a b e l a 2 P A R A M E T R Y D Y N A M I C Z N E /t . = 2 5 % t = t, - 20 ns, C T = 50 pF, R l « 2 0 0 k 52/ sniP r 1
N a z w a p a r a m e t r u S y m b o l Jedn, ,1'Iart ośr n pa m i n c typ. ■ : ,, L J
Czas p r o p a g a c j i AN/BN do SN
- 400 800 5
« 160 320 10
- 115 270 16
Czas p r o p a g a c j i C1 do SN
- 370 740 5
t PHI ?
- 155 310 10
ns
- 115 230 1‘7
Czas p ro pa ga cj i AN/BN do CO
+PI.H 200 zoo ę
- 90 180 10
* - 65 1 ' 0 16
Czas propag a cji C1 do CO
- 100 200 5
- 50 100. 10
- 40 80 15
C z a s transmisji sygnału na w y jś c i u
f'THI »
- 100 200 5
ns - 50 100 10
- 40 80 15
P o j e m n o ś ć w e j ś c i o w a
CI P r- - c. 7 ,5 -
I NST Y T U T T E C H N O L O G I I ELEKTRONOWEJ Al, L o t n i k ó w 32/46
0 2 - 6 6 8 W a r s z a w a tel, 43-54-01 t l x 8 1 564?
1' 906
C e na 60 zł D r u k Z O I N T E ITE zam. /8(-a n, P R A W O R E P R O D UKC J I Z A S T R Z E Ż O N E
B I L A T E R A L N E K L U C Z E A N A L O G O W O - C Y F R O W E 'MOS M C Y 7 4 0 16N P O C Z W Ó R N Y K L U C Z A N A L O G O W Y / M U L T I P L E K S E R ; M C Y 6 4 0 1 6N U k ł a d składa się z c z t e r e c h n i e z a l e ż n y c h kluczy, k t ó r e mogą p r a c o w a ć w u k ł a d a c h sterowania a n a l o g o w y c h lub cyfrowych.
P o d s t a w o w y m jego p r z e z n a c z e n i e m jest praca w u k ł a d a c h br a m k u jących, d y s k r y m i n a t o r a c h , m odu l ato r ach , d e m o d u l a t o r a c h i u k
ła d a c h l o g i c z n y c h CMOS«,
Ce c h y c h a r a k t e r y s t y c z n e M C Y 7 4 0 1 6N, M C Y 6 4 0 1 6N to:
- s t o sun e k n a p i ę c i a n a w y j ś c i u w s tanie w ł ą c z o n y m do napięcia n a ' w y j ś c i u w s t a n i e w y ł ą c z o n y m t y p o w y - 65 dB / f j S = 10 kHz, Rl = 10 kQ/,
- m a ł y p o z o m p r z e s ł u c h ó w p o m i ę d z y przełącznikami: - 50 dB,
• / f IS = 0 , 9 MHz, R L » 1 kQ/,
- zakres n a p i ę ć za si l a n i a
3
♦ 18 V,- du ża i m p e d a n c j a w e j ś c i a k o n t r o l n e g o
10 12
Q,- w s z y s t k i e w y p r o w a d z e n i a z a b e z p i e c z o n e przed ł a d u n k i e m elek
t r o s t a t y c z n y m /wyjątek: w y p r o w a d z e n i a U ^ D i U g g/, - obudowa p l a s t i k o w a 1 4 - w y p r o w a d z e n i o w a CE-70,
W STĘPN Ą KARTA KATALOGOWA
U SS = 7 U DD = U
Rys. 1 U k ł a d w y p r o w a d z e ń
r
I/O
ic
t f >
0/1
1/4 układu
J
1C Klucz
.0* Wyłączony
„1“ W łączony
Rys. 2 Sc hemat f u n k c j o n a l n y m u l t i p l e k s e r a M C Y 7 4 0 1 6N , M C Y <401 D O P U S Z C Z A L N E P A R A M E T R Y E K S P L O A T A C Y J N E
N a p i ę c i e za si lania U T N a p i ę c i e w e j ś c i o w e
G r a n i c z n y prąd w e j ś c i o w y Z a k re s t e m p e r a t u r p ra cy Z a k r e s t e m p e r a t u r
p r z e c h o w y w a n i a
T e m p e r a t u r a lutowania:
- r ę cz n e g o /max. 4 s/
- a u t o m a t y c z n e g o
'DD
U ,
-0,5 ♦
20
V-0,5 ♦ U D D + 0,5 V iio mA
'amb 'stg
s o l
0 + 70°C dla M C Y 7 4 0 1
6
N-4 0 + 85°C dla M C Y 6 4Ó16N -55°C ♦ 125°C
350°C 270°C
Tabela 1. ELEKTRYCZNE PARAMETRY CHARAKTERYSTYCZNE P a r a m e t r Sym-*
b o i Tedn
W a r t o ś c i g r a n i c z n e
W a r u n k i
• p o m i a r u ijd d lvJ L ■
m i n ..
25
°c J I- ») m a x min,u ,Ttyp. ¡max.1 2 3
T ~ b7
...9 10
S p o c z y n k o wy p r ąd za- s i lania
t d d yuA
0 , 2 5 o m 0,01 3,25 7,5
U IC“° V * U D D . u ss 0 V
5
0, 5 m m 0,01 0,5 15 10
1
- 0,01 1 30 155 - 0,02 5 150 20
iiezys- ' t ancja w ł ą c z o nego k l u c z a
r o n 2
65 00 - 7000 10000 U IC - U Q D
U IS " 0 ' U DD Rj ■ 10 k Q u ss ^ 0 V
5
190 0 - 2000 2600 10
79 0 - - 8 50 1250 15
R óż ni ca o p or n ośc i k l u c z y w jednej o bu do wie
a r o n Q
- m m 15 - mm H IC = U DD
U IS “ 0 • U DD Rj - 10 k Q U ss - 0 V
5
- - 10 - - 10
- - 5 - - 15
N a p i ę c i e w e j ś c i o w e w stanie
n i s k i m U ILC V
0 , 9 - - 0,7 0,4
*IS ^ ^Oy-UA U ss = 0 V
5
0 , 9 - - 0,7 0,4 10
0 , 9 mm - 0,7 0,4 15
N a p i ę c i e w e j ś c i o w e w stanie
w y s o k i m U IHC V
3,5 3,5 - - 3,5
U SS - 0 v
5
7 7 - - 7 10
11 11 - - 11 15
P r ą d u p ł y w n ó - ści w e j ś ć
•sygnało
w y c h
TLI£ ^uA i o fi - źicr5 “0,1 ¿1
U IC
u IS ■
0
;18
yU os « 0; 18 V U SS *
0
V18
Prąd
upływnoi- sci we jść s te r u j ą cych
ILIC ^uA ¿0,1 - ¿1(7* ¿0,1 ¿1 U IC - 0; 18 V 18