Mikroelektronika - układy mikrorocesorowe, pamięci półprzewodnikowe; Kontroler priorytetu przerwań UCY 74S414N - Digital Library of the Silesian University of Technology

p i y ferrzrry

msz*

m S T Y T U T TECHNOtOGlI ELEKTRONOWEJ

KONTROLER PRIORYTETU PRZERWAŃ UCY 74S414N

ETXQEUR

Bq C ¹

—

24 3 UCC

§1C ² 2 3 □ ECS

§2 C 3 22 □ R?

S G S C 4 21 □ Rg

ÍÑT C 5

UCY

7 4 S 4 1 4 N 20 3 * 5

ĆLK C 6 ¹⁹ □ R4

INTE C ^{7 18} □ r 3

Ao C ^{8 17 13 R2}

A-j CI^{9 16} □ Ri

Á2 tl^{10 15} □ Rq

ELR C 11 14 □ ENLG

CNDC ¹² 13 □ ETLG

Rys. 1. Rozkład wy-

R

«3 "

k :

Rejestr żądań

erwa - ni a i de­

koder prioryte-

■c tu Rejęstr poziomu akcepta- cjiprzer-10' WOft

Z T ~ j;

d5q łc

A>B

Komparator priorytetu

inte ćlK prowadzeń

Rys. 2. Schemat logiczny

Nazwy ’.wyprowadzeń:

Ro “ R7 - wejścia żądania przerwania /R7 - ma najwyższy B0 “ B2

SGS ECS INTE CLK ELR iSt" A2 ETLG ENLG

■ priorytet/

- wejścia określające bieżący poziom akceptacji przerwań

- wejście aktywiżujące komparację

- wejście wpisujące bieżący poziom akceptacji przerwań

- zezwolenie przerwania - zegar

- zezwolenie odczytu wektora -przerwania - wektor przerwania - otwarty kolektor

-■ wyjście sygnału przerwania - otwarty kolektor - wejście wybierające układ

- wyjście wybierające następny układ /przy kaska­

dowaniu/ .

WSTĘPNA KARTA KATALOGOWA

- 2 -

Funkcje układu

Bipolarny cyfrowy układ scalony TTLS UCY 74S414N pełni funk­

cję 8-poziomowego TcoTitroJera priorytetu przerwań w systemie mikroprocesorowym opartym na CPU MCY 7880. Układ może przy­

jąć maksymalnie 8 różnych sygnałów żądania przemrania, wy­

brać sygnał o najwyższym priorytecie /określonym przez sam fakt doprowadzenia sygnału do jednego z wejść RQ - Ry/ a na­

stępnie sprawdzić^czy nie jest on niższy od ustalonego pro­

gramowo, bieżącego poziomu akceptacji przerwań . /3 - B^/.

Jeśli nie, układ generuje sygnał przerwania INT /aktywny stan niski/ wraz z binarną informacją umożliwiającą identyfikację adresu odpowiedniej procedury obsługi ' przerwania /A - Ag/.

Dzięki zastosowaniu wyjść Aq - Ag i INT typu “otwarty kolek­

tor" układ UCY 74S414N może być łatwo ekspandowany. Przez proste łączenie kolejnych układów można budować kontrolery 16-i więcej wejściowe, Wykorzystywane są w tym celu wyjście ENLG oraz wejście ETLG /rys. 6/.

PARAMETRY DOPUSZCZALNE Napięcie zasilania Napięcie wejściowe Prąd wyjściowy

Temperatura przechowywania

WARUNKI PRACY UKŁADU Napięcie zasilania Temperatura otoczenia

ucc u T

'Stg

0,5 4- 7 V 1,5 + 7 V 100 mA - -55 + 125°C

U

cc

"amb

- 4,75 + 5,25 V - 0 + 70°C

PARAMETRY CHARAKTERYSTYCZNE

Parametry stałoprądowe t^ = 0° + 70°C, U ^ = 5 V i 5%

Nazwa parametru Oznaczenie Jedn. Wartość parametru Warunki parametru 1_min.

typ. max. pomiaru Prąd wejściowy

w stanie nis­

kim ETLG -IIL mA 0,15 0,5 UT = 0j*5 V

pozostałe wej­

ścia 0,08 0,25

Prąd wejściowy w stanie wyso­

kim ETLG IIH yuA 80 = 5,25 V

pozostałe wej­

ścia 40

Ujemne wejścio­

we napięcie -U IL V 1 -Ij = 5 mA

Napięcie wej­

ściowe w sta­

nie niskim.

UIL V 0 , 8

ucc - ⁵ V

Napięcie wej­

ściowe w sta­

nie wysokim U IH Y 2 , 0 UCC - 5 V

Napięcie wyj­

ściowe w sta­

nie niskim Napięcie wyj­

ściowe w sta­

nie wysokim Wyjściowy prąd

zwarciowy

U0L

U0H _I0S

V

V mA

2,4 - 2 0

0,3

3,0

0,45

-55

I0L - 15 „A

"OH * - 1 raA U„ = 0

TT'* - K V UCC ~ "■ ■ Wyjściowy ;orąd

unływu-A A0 , IMT

Prąd zasilania

“o off ICC

/aA‘ ■

mA 90

100 130

u

^5,25

V

■ng.tr Z I T’.fp

T Jn*p ęrri — — -- ---

Pomiar Irr przy następujących warunkach: BQ , S9 , SG3, CI.I-C zwarte do masy, pozostałe wejścia i wyjścia nie podłączone

S6S,Bo.B2/1

¿ec ss J ec s h

ENLG

Rys,’3# Przebiegi czasov/e układu PARAMETRY DYNAMICZNE t = 0° + 70°, U cc = 5 V - 5

Nazwa parametru Oznaczenie parametru

Jedn. Wartość parametru

i min. rr.3-X-

• 1 ¹⁺ 5

Okres zegara CLK Szerokość inrruł-

tCY ns 80

sów CLK, ECS, INT Czas uprzedzenia sygnału INTE do

-■ t PW ns .25

CLK tISS ns 16

Czas trzymania *

INTE Po CLK Czas wyprzedze­

tISH r.s 20

nia ETLC do CLK Czas trzymania

tETCS ns 25

ETLG po CLK *ł*

"ETCH- ns 20

- 5 -

PARAMETRY DYNAMICZNE c.d.

2 3 4 5

tECCS 1 ^{ns 80}

tECCH ns 0

tECRS ns 110

tECRH ns 0

..^DCS ns 70

tDCH ns 0

tRCS ns 90

tRCH ; ns 0

tICS ns 55

tCI ns 25

tRIS ns 10

tRIH ns 35 ■

tRA ns 100

tELA ns 55

tECA ns

i

120

tETA ns

-•

7Q Czas wyprzedzenia

ECS do CLK

Czas trzymania ECS £o CLK

Czas wyprzedzenia ECS do CLK

Czas trzymania ECS po CLK

Czas uprzedzenia

bI SGS i B - do CLK o

Czas trzymania SGS i B - B, po CLK ° Ł

Czas wyprzedzenia Rq - Ry do CLK' Czas utrzymania R0 - Rg po CLK Czas ustalania INT do CLK

Opóźnienie INT do CLK

R2 po INT Czas wyprzedzania R - R0 do INT O Ł .Czas trzymania

R -i o

Opóźnienie A - k0 do Ro - *7 Opóźnienie do ELR

A - A, Opóźnienie

do ECS

A. - A, Opóźnienie A

do ETLG 0 ^A,

- 6 -

PARAMETRY DYNAMICZNE c,d.

1 2 ₃ 4 5

Czas wyprzedzenia SGS i B - B„

do ECS °

tDEC‘S ns 15

Czas trzymania SGS i - B2 po ECS

tDECH ns 15

Opóźnienie ENLG do Rq - -Ry

tREN ns 70

Onóźnienie ENLG do ETLG

"^ETEN ns 25

Opóźnienie ENLG ■ •

do ECS

tECRN ns 90

Opó -;ni enie' ENLG do ECS

tECSN ns 55

Warunki pomiaru parametrów dynamicznych:

1) Amplituda■sygnału wejściowego' 2 , 5 V

2) Czas narastania i opadania 5 ns pomiędzy 1 i 2 V 3) Obciążenie wyjścia 15 mA i 30 pF /rys. 4/

A) Pomiar czasów na poziomie 1,5 V.

Rys. 4. Obciążenie wyjść przy pomiarze parametrów dynamicznych

- 7 -

Szyna danych

IN7

do mikropro­

cesora •

Z dekodera układów

wejścia- ___________________

wyjścia 9 ^{,NTA . _}

Ig n ł ((uC Y 7 4 S 4 2 Ł N )

Rys. 5. Podstawowy" schemat ^aplikacyjny układu UCY ^ S 4 1 4 N /dla 8 przerwań/

Do Szyna danych

%_¿>4

*7

- CO sL_

CU.M

L.

CL

0c 01 N LT O a<

m

4 > 2 (t t l) — IN T £ —

'S * - Ett-£»15- lpb014-16->

Z dekodera uk-ładu wojścia- - wyjścia

’ fSo

pa*

H i n y

ucc-

-c

CLK IN IE

«0

§1

I ⁵

ETLG

-CJ R7 B UCY

|o 74S414N liT

£CS

f

ENLG

CT LQ INT

A«

C LK

* 0 INTS_5?

gi

5^{; ucy %}

7AS414N 5.0fii6^»

365 E C ł____

E IR ENLQ

7

3J31*•""

o-

G>;s T

I **

<ę>

QND

“ E ?i— r)^->

ST5

»0 UCY

INT

fi00 s274S412Niai

¡>i J>0j t>« 10* 5s _OOoa_oq54_t

C LR

“ i ł MO DS,

r r l/OR

3 -:

IQ K

INT

do mikro­

procesora

SND

Z dekodera ukfadu wejścia-wyjścia

Rys. Sposób kaskadowania układu UCY 74S414N /dla 16 przerwań/

Wymiary o bud ov/y

Symbol wymiaru Wymiary {-mm] Kąt

stornie

min. nom. max.

A - - 5,10 ^—

b 0,38 - 0,59 ^-

c 0,20 ^— 0,36 —

D 31,3 31,6 — ■^—

e - 2,54 - —

e1 - 15,24 — ^—

L 2,54 ' - — —

ME 13,8 - - ^—

— — - 0 ł 15

M

| rr--t1--1 i 1 1 [|

H

D •

Rys. n . Obudowa 2^-v/yprov/adzeniov;a INSTYTUT TECHNOLOGII ELEKTRONOV/EJ

Al. Lotników 32/46 0 2-668 Wars zav:a Telex 81564?

T e l . ¿35^01 Czerwiec 1987

Cena 80 zł Druk Z0IOTE *TE zam. ?f/87 n . 3 $ ? PRAWO REPRODUKCJI ZASTRZEŻONE