Inwertor impedancyjny sterowany

ZESZYTY NAUKOWE POLITECHNIKI ŚLĄSKIEJ Serial AUTOMATYKA Z. 50

1980 Nr kol. 626

Lesław TOPÓR-KAMllfSKI l

INWERTOR IMPEDANCYJNY STEROWANY

Streszczenie. Podano modele teoretyczne i praktyczne inwerto- rów impedancyjnych o sterowanych współczynnikach inwersji, dwu- wejściowych i wielowejściowyoh, budowanych na bazie analogowego układu mnożącego.

Pokazano realizacje dwójników parametrycznych uziemionyoh i swobodnych z zastosowaniem, inwertorów sterowanych.

1. Wstęp

Wprowadzenie do obwodów aktywnych idealnego analogowego układu mnożące­

go jako źródła podwójnie sterowanego, pozwala realizowaó liniowe elementy parametryczne o parametrach sterowanych zewnętrznie,takie jaki impedancje sterowane, konwertory sterowane, inwertory sterowane, rotatory sterowane oraz filtry sterowane [1] [2] [8] .

Teoretycznie wszystkie te elementy zawierają źródła podwójnie sterowa­

ne, które mogą byó budowane dla zmiennych zaciskowych sterujących i wyjś­

ciowych zarówno napięciowych jak i prądowych 1 .

W rozwiązaniach praktycznych wymienionych układów uzasadnione jest trak­

towanie mnożników analogowych równorzędnie do scalonych wzmacniaczy opera­

cyjnych, ze względu na produkowanie ich przez wiele firm na świecie w po­

staci mikroelektronicznej o wymiarach i cenie zbliżonych do wzmacniaczy operacyjnych [1][7].

2. Definicja inwertora impedancyjnego sterowanego

Inwertor impedancyjny sterowany (IIS) jsst wielozaciskowym bezinercyj- nym układem aktywnym (rys. 1).

i2 2

U,t '

IIS

h

i 2'

X ¿3

Rys. 1, Schemat blokowy inwertora impedancyjnego sterowanego

192 • L. Topór-Kamiński

Między zaciskami 11’ oraz 22’ rozpatrywany Jest jako czwórnik opisa­

ny macierzą łańcuchową (1) o parametrach sterowanych sygnałem x będącym prądem lub napięciem na zacisku sterującym 3.

[Al IIS

k 1(x)

_k2(x) 0

(1)

W zależności od tego czy obydwa współczynniki k 1 i k2 są funkojami syg­

nału x czy tylko jeden z nich, wyróżnió można IIS pierwszego i drugiego rzędu względem x. (Tablica 1).

Wprowadzając dodatkowy zacisk sterujący w IIS rzędu drugiego uzyskuje X 1^2 DJguaŁGIUi X ^ i

się oddzielne sterowanie współczynników k1 i k 0 sygnałami x„ 1 x c

Tablica 1

Inwertor irapedancyjny sterowany 193

IIS rzędu drugiego przy założeniach przekształca się w żyrator ste­

rowany sygnałem x . [3] [4] [5] .

Inwertory impedancyjne sterowane można także przedstawić i realizować przez łańcuchowe połączenie konwertora impedancyjnego sterowanego [2] i dowolnego inwertora stacjonarnego (rys, 2).

■ł

l2 ‘5

KIS u2j I N W J

Rys. 2. Realizacja IIS za pomocą konwertora impedancyjnego sterowanego i dowolnego inwertora stacjonarnego

Jeżeli KIS i inwertor posiadają macierze łańcuchowe (2) 1 ( 3 )

"KyU) 0

u i k i s -

L 0 % ( x )j

o a

J> ^CL

to układ z rys. 2 opisuje macierz łańcuchowa (4)

0 CPKy(x)'

i A' l I S =

IbKt ( x ) . 0 .

(

2

(3)

(4)

W wyniku zmiany kolejności połączeń KIS i inwertora otrzymuje się IIS o macierzy (5)

'0 QfKT(x)”

fA] IIS

JbKy(x)

(5)

Uogólnieniem wielozaciskcwym IIS jest układ z rys. 3. Posiada on n + 1 zaoieków głównych oraz 2n zacisków sterujących poszczególnymi współczyn­

nikami inwersji i może byó nazwany lnwertorem impedancyjnym sterowanym vde- lowejściowym stopnia n-tego (IISY/n). Hapięcla i prądy na zaciskach głów­

nych IISW z rys. 3 powiązane są równaniami (6)

194 L. Topór-Kamińskl

-o X,

Rys. 3. Schemat blokowy inwortora impedancyjnego wielozaciskowego

0 ±g1 2( x2 ) 0

U 1

i 2 + ) 0 ±g23(x4 ) ••• 0

U 2

*3 0 +g32^x 3^ ^ ••• 0 X

U 3

•. / •

•

*n

± n + 1

0 0

0 0 0 iSn.n+j^Rn)

o o •••+Kn+1ln ix2^{n - P 0}

U n U n+1

Przy założeniu: X^ H X2 * Xj ■*•.M X2n s X

*- oraz: n + 1 - m

(7)

otrzymuje się IISW sterowany Jednym sygnałem x. Opisuje ge równanie (8)j (6)

V

i2 + g21< » +g23(x) •••

0

• 0 + g 32*- 0 •

•

0 • • •

0 +Sm-1,m(x) ^•

K -

0

( 8 )

IISW o własności (7) mogą być przydatne do realizacji nieliniowych aktyw­

nych układów rezystancyjnych w oparciu o liniowe rezystancje i konduktan- cje sterowane [6] [8],

Macierze admitancyjne w równaniach (6) i (8) posiadają wyrazy różne od zera tylko na przekątnych sąsiadujących z przekątną główną, co implikuje możliwość realizacji IIS n-wejściowego po-przez łańcuchowe połączenie n IIS dwuwejściowych podanych w tablicy 1 (rys. 4). Realizacja IISW według

Inwertor lnpedanoyjny sterowany 12Ł

-t>°

T

n

— o

r

Rys. 4. Realizacja IIS wielozaciskowego za pomocą inwertorów eterowanyoh dwuwejściowyeh

modelu z rys. 4 pozwala poprzez dobór poszczególnych składowych inwerto- rów sterowanych generaoję I1SW o współczynnikach g ^ C * ) dowolnie ussależ- nionyoh od sygnału sterującego x, a tym samym posiadających szeroki wa­

chlarz własności przydatnych do budowy aktywnych układów parametrycznych.

3. Realizacją rzeczywistych układów lnwertorów iapedancyjo.yoh oteromnych

Inwentory impedancyjne sterowane rzeczywiste można realizowaó wedłeg schematów podanych w tablicy 1 przy pomocy wzmacniaczy operacyjnych ora«

Rys. 5. Realizacja IIS rzędu pierwszego za ppmooą układu mnożącego i wzma- oniaczy operacyjnych

analogowego układu mnożącego. Ha rysunku 5 przedstawiona jest przykładowa realizacja IIS rzędu pierwszego, a na rysunku 6 rzędu drugiego. W każdej z tych realizacji analogowy układ mnożąoy uważany jest za idealne źródło- napięolowe podwójnie Sterowane napięciami (rys. 7).

126 Ł. Topór-Kamińskl

o— —

—

1

d

Rys. 7. Analogowy układ mnożący jako Idealne iródło napięciowe podwójnie sterowane napięciami

A . Przetwarzanie dowolnej Impedąncjj pggęg 1I.S

Rozpatrywany będzie układ a rys. 8, na którym przedstawiony 1IS opisa­

ny jeat macierzą łańcuchową (9), a dwójnik X>2 przyłączony do jego zaci­

sków wyjściowych (2J?) równaniem (10).

0 k.j(x)

f n

M P w

k2(x) 0

(9)

a u2 « oig

( 10)

Rys. 8. Schemat blokowy układu przetwarzania dowolnego dwój-

nika przez IIS

Inwertor impedancyjny sterowany 197

Odziej k

a » ak (11)

k»0 K dtK

Jest operatorem różniczkowym rzędu n (dla an £ 0) działającym na napię­

cie orazt

b - _k-0

fz \

jest operatorem różniczkowym rzędu m (dla bw 0) działającym na prąd.

Dla IIS opisanego macierzą (9) między zmiennymi zaciskowymi wejścia i wyj- śoia zachodzą związki (13)

u 1 ° k 1 (x) i£

(13) i1 » k 2 (x) u 2

Po podstawieniu relacji (13) do równania (10) otrzymuje się równanio (14) opisujące dwóJnJLk D 1 widziany z z

ao

* i i " Ł U1 (14)

Jak widaó z równania(14)iHS przemienia między sobą działanie operatorów £t i

A

b na zmienne zaciskowe wejściowe i wyjściowe przemnożone dodatkowo przez funkoje sygnału aterująoego

x

16

pisujące dwśjnik D^.

'm t* £ | k r “ & (15) Wielkości

Ą

$

l o Ż ^ ■ '

- £ t

k<*0 1»0 dt dt

Jak widaó ze wzoru (16) w symulowanym dwójniku parametryoznya 1>1 w o- gólnym przypadku występuje zjawisko generacji dodatkowych składników rsę- łów niższych od najwyższego rzędu operatorów różniczkowych a l b opisu­

jących dwójnik 5>g .

198 1. Popór-Kamjńekl

5. S y m u l a c j a irapedanc.li s t e r o w a n e j cleuzAęmione,!

Rozpatrywany będzie IIS wielozaoiskowy atopaia drugiego (rys. 9)opisa- ny równaniem macierzowym (17), z przyłączonym do zacisku 2 dwójnikietn opi­

sanym równaniem (10).

i b j

+ g l2(s)

?g 21(x) S23C*) (17)

Ł

IIS W (2)

l o

>

‘3

Po uwzględnieniu w równaniu( 10) relacji (17) otrzymuje się dwa równania (18) opisujące układ i rys, 9 między zaciskami 1 i 3.

a 1 .

“ «12 1 "

- - Ó g21 u1 + b g 23 u3 (18)

a 832 ⁱ3 ^"

/

- b g2i Ul - b g23 u 3

Po wprowadzeniu założeń (19) 0^- ras (20) relacje ( l8)przechodzą Rysu 9. Schemat blokowy układu do symu- „ (21) opisujące dwój- lacji impedancji sterowanej aleutis-

mionej oik parametryczny swobodny (o zaciskach nie połączonych z me­

są) D (x) sterowany sygnałem x (rys« 10)

«21 “ «23 " k 1(x)

« 12 ^{• «}3 2^"

■ * b m *-o

(19)

(20)

Rys. 10. Impedaneja sterowania nieuziemiona symulowana za po­

mocą układu z rys, 9

a k,(x) i ■ b k.(x) u„ (21)

Inwertor lmpedancyjny sterowany m

6. '/.'nioski

IIS wraz z uogólnieniem wielozaeiskowym pozwala nat

- realizację dwójników parametrycznych uziemionych i swobodnych o paramet­

rach sterowanych sygnałem x,

- symulację inwertorów irapedancyjnych sterowanyoh [3]^, -syntezę aktywnych filtrów sterowanych [3l,

- syntezę nowych klas rezystancyjnych układów nieliniowych zawierających rezystancje i konduktancje sterowane [61 [8],

- realizację innych układów o zmiennych parametrach, np. prsoetrajane li­

nie opóźniające [5), oscylatory, modulatory i miksery [9].

Przedstawiony w niniejszej pracy sposób realizacji IIS pray użyoiu mno­

żnika analogowego posiada szereg zalet w stosunku do układów przedstawio­

nych w literaturze [3] [4], między innymi oeohują się one dodó dobrą li­

niowością i stabilnością temperaturową. Wadą ich może by<5 więkoiy koszt elementów składowych.

LITERATURA

[1}TOP&R-KAMlUsKI L.t Analogowy układ mnożący Jako element teorii obwodów.

Zeaz. Nauk. Poi. SI., Elektryka z. 54, 1976.

[2] TOPSR-KAKdfSKI L. i Konwertor impedancyjny sterowany. Zesz,Nauk.Pol. 3l.

Elektryką z. 60, 1978.

[3)MOOS P., MARTINSK P.» Żyratory sterowane napięciowo TESLA SN 150 10 i ich zastosowania. Elektronika 9, 1977.

¡41 NEW W., NEWCOMB R . « An intergratable ti*» - rariable gyrator.Proc.IEES, December 1965.

[5l ANDERSON B.D., BRADY D.M., NB? W., NEWCOMB R.s A Tapped Elektronieally Variable Delay Line Suitable for Integrated Circuits, feoc. IESB, Au­

gust 1966.

[6] MALIK N.R., JACKSON O.L., YOUNG S00 KIM. i Theory and Applications of Resistor, Linear Controlled Resistor, Linear Controlled Conductor Net­

works. IEEE Trans, on .Circuits and Systems. April 1976.

[7JSHEINGOLD D.H.i Nonlinear Circuits Handbook. Published by Analog Devi­

ces 1976,

[8] TOPÓR-KAMIlisKI Lj t Uogólniony rotator sterowany. Zesz,Hauk.Pol.¡ 5 l . Elek­

tryka (w druku).

[9] ANDERSON B.D., NEW W . , NEWCOMB R.W.j Osoilators, Modulators, and Mi­

xers Suitable for Integrated Circuit Realization, Rroc. IEEE. March 1967.

L. Topdr-KaoirigEl

ynPABlflBMlfl HKBEPTOP M M O T M H C A

P e 3 jo m e

U p e A O i a i g j e H H x e o p e i K ' i e c K u e ii n p a K i i m e c K H e M o ^ e r n i £ B y s x o , n n s c c h m h o t o b x o^ - h h x, n o c T p o c jt H H X c n p jo ie H e H H e M a H a J i o r o B O y i 4 H O * H T e J i a , ¡ t H B e p x o p o B u n n e A a u o a c y n p a B JL H e jiiiM H K O o $ $ K u a e n r a i w K H B e p c B i i . y K a 3 a a o o c y z j e c T o x e m i c 3 a 3 e u n e H H H X a H e s a s e K f l e i f f l i a x n a p a i s e T p a a e c K a x A B y xiK M iJo cK M K O B o n p H M e a e K H e ii y n p a B j i H e M i « h h-

BepiopoB.

A C(KITROLLED IKPEDASCE IHY2&TER

S u

m

x

The -theoretical and practical modolc of two - and multiport impedance inverters with oontrolled inversion factor, built on the basis of the ana­

log multiplier, were shown. The realizations of the time varying,grounded and floating one ports with the use of oontrolled inverter«, wore shown.