Przerzutniki

(1)

aktualizacja dr inż. S. Gryś – 7 marca 2012 r.

P

O L I T E C H N I K A

C

Z Ę S T O C H O W S K A

W

YDZIAŁ

E

LEKTRYCZNY

I

NSTYTUT

E

LEKTRONIKI

I

S

YSTEMÓW

S

TEROWANIA

Instrukcja do ćwiczeń laboratoryjnych

TEMAT: Przerzutniki

(2)

1. Cel ćwiczenia

Celem ćwiczenia jest praktyczne zapoznanie się z zasadami działania przerzutników cyfrowych ich konwersją oraz zastosowaniem w technice cyfrowej.

2. Podstawowe przerzutniki cyfrowe

Przerzutnik RS jest najprostszym rodzajem przerzutnika, który można zbudować z dwóch dwu wejściowych bramek NOR lub NAND. Przerzutnik powstaje dzięki sprzężeniu zwrotnemu wyjść z wejściami. Sprzężenie zwrotne powoduje, iż przerzutnik utrzymuje poprzedni stan wyjść Qn po przejściu stanów logicznych na wejściach w stan neutralny. Przerzutnik asynchroniczny RS składa się z dwóch bramek NOR. Budowę wewnętrzną pokazuje rysunek 1.

Rys.1. Schemat połączeń przerzutnika RS i jego widok w formie bloku Tab. 1. Tabela prawdy przerzutnika RS

R S Qn1 Qn1 Funkcja

0 0 Qn Qn Pamiętanie stanu poprzedniego

0 1 1 0 Ustawienie wyjścia Q 1 0 0 1 Zerowanie wyjścia Q 1 1 0 0 Stan zabroniony

PrzerzutnikRS _{również należy do rodziny układów asynchronicznych. Jest zbudowany z}

bramek NAND zamiast NOR, co jest widoczne na rysunku 2. Działanie układu przedstawiono w tabeli 2.

Rys.2. Budowa przerzutnika RS

Tab. 2. Tabela przejść przerzutnika RS

R S Qn1 Qn1 Funkcja

0 0 1 1 Stan zabroniony 0 1 0 1 Zerowanie wyjścia Q 1 0 1 0 _{Ustawienie wyjścia Q}

(3)

Przerzutnik RS występuje również w formie synchronicznej. W odróżnieniu od układu asynchronicznego dodatkowo pojawia się tu sygnał zegarowy C, którego zadaniem jest synchronizacja przerzutnika z całym układem. Schemat realizacji i symbol graficzny przerzutnika synchronicznego pokazano na rysunku 3.

Rys. 3.Realizacja przerzutnika synchronicznego RS na bramkach logicznych i jego symbol Aby dokładniej przedstawić zależności i zasadę działania przerzutnika zamieszczono przebiegi czasowe (rys. 4) powyższego układu, a w tabeli 3 zawarto rozkład sygnałów wzbudzeń tego elementu.

Rys. 4. Przebiegi czasowe przerzutnika synchronicznego RS Tab. 3. Tabela przełączeń przerzutnika synchronicznego typu RS

C R S Qn1 Qn1 X 0 0 Qn Qn 0 0 1 Qn Qn 1 0 1 1 0 0 1 0 Qn Qn 1 1 0 0 1 0 1 1 Qn Qn 1 1 1 1 1

Przerzutnik D latch posiada wejście danych D, wejście zegarowe C oraz dwa komplementarne wyjścia Q i Q_{. Każda zmiana stanu wejścia D jest kopiowana na wyjście Q}

przy wysokim poziomie logicznym na wejściu C. Gdy poziom wejścia C zmieni się na niski, przerzutnik zapamiętuje ostatni stan wyjścia Q. Zmiany na wejściu informacyjnym D nie wpływają już na wyjście Q, które zostało "zatrzaśnięte" zmianą poziomu wejścia C. Z tego powodu przerzutniki te noszą często nazwę zatrzask. Na rysunku 5 przedstawiono przykłady realizacji przerzutnika D typu Latch z przerzutnika synchronicznego RS oraz jego symbol. Tabela prawdy tego przerzutnika powstaje z tab. 3 dla przeciwnych stanów R i S.

(4)

Rys. 5. Przykłady realizacji przerzutników D typu latch oraz jego symbol

Przerzutnik próbkujący D flip-flop zapamiętuje stan wejścia D na wyjściu Q w momencie zmiany ze stanu niskiego na wysoki na wejściu C (narastające zbocze sygnału taktującego). Stan wyjścia nie ulega zmianie do momentu następnego zbocza narastającego na C. Realizację oraz symbol przerzutnika próbkującego D przedstawia rysunek 6, natomiast tabela 4 zawiera tabelę prawdy tego przerzutnika dla stanów nieaktywnych wejść asynchronicznych S i R.

Rys. 6.Realizacja na bramkach logicznych oraz symbol przerzutnika próbkującego D flip-flop Tab. 4. Tabela przejść dla przerzutnika typu D flip flop

C D Qn1 Qn1

0 X Qn Qn

1 X Qn Qn

0 0 1

1 1 0

Z przerzutnika wyzwalanego zboczem narastającym można uzyskać przerzutnik wyzwalany zboczem opadającym zegara taktującego po dołączeniu negatora na wejście zegarowe C (rys. 7).

(5)

Rys. 7. Schemat przerzutnika D wyzwalanego zboczem opadającym sygnału taktującego Przerzutnik JK posiada dwa wejścia informacyjne J i K, wejście zegarowe C oraz dwa wyjścia komplementarne Q i Q_{. Symbol graficzny tego układu o zanegowanym wejściu C}

przedstawiono na rysunku 8.

Rys. 8. Symbol graficzny przerzutnika typu JK

Przerzutnik JK jest udoskonalonym przerzutnikiem RS, w którym wyeliminowano stan zabroniony. Poziom wysoki na obydwu wejściach informacyjnych powoduje teraz zmianę stanu wyjścia Q na przeciwny. Gdy na wejściu J jest stan wysoki i K niski to na wyjściu otrzymujemy 1. Gdy na wejściu K podamy 1 a na J 0 to wówczas na wyjściu Q jest 0. Stan niski na wejściach JK jest stanem pamiętania poprzedniego stanu wyjść. Działanie tego układu obrazuje tabela 5.

Tab. 5.Tablica przejść dla przerzutnika typu JK

R S J K C Q_n_₁ Q_n_₁ 0 0 0 0 X Qn Qn 0 0 1 0 1 0 0 0 0 1 0 1 0 0 1 1 Q_n Qn 1 0 X X X 0 1 0 1 X X X 1 0 1 1 X X X 1 1

Zgodnie z symbolem graficznym przerzutnik reaguje na zbocze opadające, stany wyjścia Q zmieniają się wyłącznie zgodnie z zanikiem impulsu zegarowego.

Przerzutnik JK – MS (ang. Master – Slave) (rys. 9) jest układem dwutaktowym, czyli działającym w dwóch krokach i potrzebującym obu zboczy impulsu zegarowego do przełączania. Po nadejściu zbocza narastającego informacja z wejść jest wpisywana do przerzutnika M, lecz nie zmienia się stan wyjścia. Dopiero nadejście zbocza opadającego powoduje wyłączenie wejść (co izoluje układ od sygnałów zewnętrznych) i przepisanie

(6)

M (ang. Master), poprzedzonego bramkami sterującymi A1 i A2 oraz S (ang. Slave) sterowanego przez bramki B1 i B2. Jeżeli na wejściu C panuje stan 0, to bramki A1 i A2 są wyłączone i stan wejść informacyjnych nie ma wpływu na działanie tych bramek.

Rys. 9. Schemat ogólny przerzutnika JK – MS

Funkcje przerzutnika JK MS są zapisane w tablicy stanów – tab. 6. Tab. 6. Tablica stanów przerzutnika JK-MS

C J K Qn1 Qn1

0 0 Qn Qn

1 0 1 0

0 1 0 1

1 1 Qn Qn

Przerzutnik typu T jest specyficzną konfiguracją przerzutnika JK. Posiada on jedno wejście informacyjne T wejście taktujące C oraz wyjścia komplementarne Q i Q_{- rys. 10.}

Rys. 10. Symbol graficzny przerzutnika typu T z zanegowanym wejściem zegarowym

Jeżeli na wejście T podamy stan 1 wówczas na zboczu opadającym impulsu zegarowego przerzutnik zmienia stan wyjścia Q na przeciwny. Stan zera logicznego na wejściu T spowoduje zatrzymanie zmian wartości wyjścia Q do kolejnego podania na wejście T jedynki logicznej. Opis przejść został umieszczony w tabeli 7, natomiast przebiegi stanów wyjściowych przedstawiono na rysunku 11.

Tab. 7. Tablica wzbudzeń przerzutnika typu T

C T Qn1 Qn1

0 Qn Qn

(7)

Rys. 11. Przebieg sygnałów przerzutnika typu T 3. Konwersja typu przerzutnika

Zadaniem dwójki liczącej jest zmiana stanu wyjściowego po każdym okresie zegara, co jest równoznaczne z podzieleniem częstotliwości zegara przez 2. Dwójkę liczącą możemy uzyskać z przerzutników różnego typu (np. JK, D lub T). Na rysunku 13 przedstawiono kilka przykładów dwójki liczącej.

a) b) c) d)

Rys. 12. Przykłady konwersji przerzutników na dwójkę liczącą

Uwaga: Przerzutnik D użyty do zbudowania dwójki liczącej nie może być wyzwalany poziomem gdyż w takiej konfiguracji przy aktywnym poziomie na wejściu zegarowym na wyjściu otrzymamy drgania o okresie równym podwojonemu czasowi propagacji przerzutnika

Przerzutnik JK jest elementem dającym największe możliwości przekształcania w inne przerzutniki. Związane jest to z istnieniem dwóch wejść informacyjnych. Przykład wykorzystania przerzutnika JK do budowy przerzutników D i T przedstawiono na rysunku 13.

Rys. 13. Przykład konwersji przerzutnika JK w przerzutnik typu T (a) i typu D (b) 1 Przebieg ćwiczenia

4.1. Uwagi ogólne

W trakcie badania przerzutników należy łączyć wyjście przerzutnika Q z wejściem wskaźnika diodowego QW, zanegowane wyjście przerzutnika Q z QW. Wejście taktujące C

(8)

innch układów, np. zadajnika A0 do A3. Wejście T badanych przerzutników synchronicznych RS, D, JK i T podłączyć do wyjścia PRS układu taktowania. Naciśnięcie przycisku TAKT powoduje pojawienie się sygnału 1 na wyjściu PRS, puszczenie - stanu 0. Zaobserwować, w którym odcinku taktu, tzn. na zboczu narastającym/opadającym lub poziomie niskim/wysokim przerzutnik reaguje na zmianę wejść. Brak trwałego styku pomiędzy wtykiem przewodu łączeniowego a gniazdem na płycie może prowadzić do błędnych obserwacji i wniosków. Notować w protokole obserwowane stany wejść i wyjść w formie tabel i opcjonalnie komentarzy słownych.

4.2. Zadania do wykonania

I. Podłączyć wejścia R i S przerzutnika RS (rys. 2) do dowolnych wyjść zadajnika

stanów logicznych, np. R do A0 a S do A1. Zadawać stany zgodnie z tabelą 2.

II. Zewrzeć wejście R z S i podłączyć do zadajnika (w tym celu można wykorzystać

przewód ze specjalnymi wtykami lub dodatkową płytkę zaciskową). Podać stan 0, zaobserwować stan zabroniony na wyjściach, a następnie podać stan 1, zanotować stan wyjść Q i Q_{. W sprawozdaniu przeanalizować zachowanie się układu badanego}

(wskazówka: rzeczywiste bramki charakteryzuje opóźnienie zmiany wyjścia w stosunku do zaistniałej zmiany stanu na wejściu. Czas opóźnienia nazywany czasem propagacji może być różny dla różnych egzemplarzy bramek) oraz odpowiedzieć na pytanie jak zachowałby się układ z bramkami o jednakowych opóźnieniach.

III. Zbadać zgodność wyników obserwacji z odpowiednimi tabelami przerzutników synchronicznego RS (rys. 3 i tab. 3) i D latch zbudowanego z RS (rys. 5). Tabela dla przerzutnika D latch powstaje z tab. 3 dla przypadków (S=1 R=0) i (S=0 i R=1).

IV. Zbadać zgodność wyników obserwacji z odpowiednimi tabelami przerzutników scalonych D (rys. 7 i tab. 4) i JK MS (rys. 8 i 9 oraz tab. 6). Wejście CR (ang. clear) umożliwia wymuszenie stanu niskiego na wyjściu Q, a PR (ang. preset) wysokiego bez względu na stan wejść D, JK lub T. Odpowiadają one działaniu wejściom R i S z części 2 instrukcji. Wejścia CR i PR mają wyższy priorytet niż pozostałe i są aktywne w stanie 0. W przypadku JK zaobserwować efekt zapamiętywania stanu wejść J K na zboczu narastającym i zmianę wyjść na zboczu opadającym (puszczenie klawisza TAKT). Zbadać zgodność wyników obserwacji z tabelami (tab.7) przerzutnika T zbudowanego z JK wg rys. 13a. W sprawozdaniu narysować przerzutnik D flip flop bez wejść R i S. Wskazówka skorzystać z rys. 6 dla R=1 i S=1.

V. Zbudować dwójkę liczącą z przerzutnika JK MS i D na trzy sposoby wg rys. 12a, 12b, 12c. Przerzutnik D można otrzymać zwierając wyjście J_ _{bramki negacji B3 z wejściem}

K przerzutnika JK jak na rys. 13b. Na wejście taktujące C dwójki liczącej podać sygnał z wyjścia G generatora przebiegu prostokątnego. Zaobserwować na ekranie oscyloskopu dwukanałowego przebiegi na wejściu C i wyjściu Q_{. Zwrócić uwagę, że sygnał na}

wyjściu Q_{ma dwukrotnie mniejszą częstotliwość.}

VI. Zbadać współdziałanie układu taktowania (rys. 14) z detektorem liczby impulsów więcej niż 1. W tym celu podawać impulsy z wyjść I, PR i MM na wejście detektora impulsów. Wyjaśnić dlaczego wyjście PRS układu taktowania pozbawione jest dodatkowych impulsów wywoływanych drganiami mechanicznymi styku obecnymi na wyjściu. W sprawozdaniu zaproponować schemat układu detektora więcej niż n impulsów zbudowanego z przerzutników na podstawie analizy działanie układu detektora impulsów z rys. 15. Wartość n zadaje prowadzący zajęcia.

(9)

Rys. 14. Układ taktowania

Rys. 15. Detektor impulsów więcej niż 1

Pytania sprawdzające:

1. Jakie są różnice pomiędzy przerzutnikiem RS synchronicznym a asynchronicznym oraz przedstawić ich realizację na bramkach logicznych.

2. Zbudować przerzutnik D z bramek oraz przerzutnika JK. 3. Zbudować i wyjaśnić działanie przerzutnika D-latch. 4. Przedstawić różnicę pomiędzy przerzutnikiem JK i JK-MS. 5. Konwersja przerzutników na dwójkę liczącą.

Literatura:

1. Kalisz J.: Podstawy elektroniki cyfrowej, WKŁ, Warszawa 2007.

2. Lisiecka-Frąszczak J: Synteza układów cyfrowych, Wydawnictwa Politechniki Poznańskiej, Poznań 2000.

3. Horowitz P., Hill W.: Sztuka elektroniki, cześć II, WKŁ, Warszawa 2001.

4. Zieliński C.: Podstawy projektowania układów cyfrowych, PWN, Warszawa 2003. 5. Filipkowski A.: Układy elektroniczne analogowe i cyfrowe, WNT. Warszawa 2003.