N r 11-12
M ie się c z n ik R o k X X I L isto p a d -g ru d z ie ń 1986
Organ Kom itetu Inform atyki MNSZWiT oraz Kom itetu Naukowo-Technicznego NOT ds. Inform atyki
K O L E G IU M R E D A K C Y JN E :
D r in ż. W a c ła w ISZ K O W S K I. m g r T e re s a JA B Ł O Ń S K A ( s e k r e ta r z r e d a k c ji), W ła- dystaW K L E P A C Z ( r e d a k to r n a c z e ln y ), d r in ż . M a re k M A C H U R A , M a rla P A W L A K ( s e k r e ta r z re d a k c ji), d r in ż. W ik to r R Z E C Z K O W S K I, m g r in ż . J a n 11YZKO, m g r H a n n a W Ł O DA^ S K A , d r in ż. J a n u s z Z A L E W S K I (z a stę p c a r e d a k to r a n a czelnego)
P R Z EW O D N IC ZĄ C Y RA D Y PR O G R A M O W E J:
P r o f . d r h a b . J u liu s z L e c h K U L IK O W SK I
M a te ria łó w n ie z a m ó w io n y c h r e d a k c ja n ie z w ra c a
R e d a k c ja : 01-507 W a rsz a w a , u l. M ic k ie w icza 18 m . 17, te l. 39-14-34
Z a k ł. G ra f. „ T a m k a ” . Z a m . 0773-1300/85.
O b j. 4,0 a r k . d r u k . N a k ła d 8350 egz. P-73.
IS S N 0542-9951, IN D E K S 36124 C e n a e g z e m p la rz a 120 zł P r e n u m e r a ta “r o c z n a 1440 zł
WYDAWNICTWO
g
! SIGMA
00-950 Warszawa skrytka pocztowa 1004
ul Biota 4
W NUMERZE:
Systemy wielomikroproccsorowe (1) Wojciech Cellary
Lokalna sieć kom puterow a ETHERNET (2) Vasilii Zakharov
Lokalna sieć kom puterowa UMMLAN-2
K rzysztof Zieliński, Jadwiga Indulska, Roman Krasowski K om putery osobiste IBM PC (3)
W aldemar Dworakowski System operacyjny PC-DOS (3)
Roman Crabowicz, Janusz Zalew ski
K om unikacja szeregowa w m ikrokom puterach IBM PC i kompatybilnych
Paweł Maćków Systemy' ekspertow e (1)
Jacek Am broziak
Przesłanki i uw arunkow ania modelowania konceptualnego Stanisław Wrycza.
Z KRAJU
MIKROKOMPUTERY ’85 ZE ŚWIATA
Kto jest kim w IF IP — Robert Piloty (RFN) TERMINOLOGIA
Terminologia lokalnych sieci kom puterowych (1)
Strona
11
13
15
19
22
24
26
III okł.
W N A JB L IŻ S Z Y C H N U M ER A C H :
© W ito ld Ł u k a sz e w ic z o p rz e c h o w y w a n iu w ie d z y i n ie w ie d z y w b a z a c h d a n y c h
® D a n ie l T a b a k o m ik ro p ro c e s o rz e IN T E L 80386 i n o w y c h m ik ro p r o c e s o ra c h 32-bito- w y c h
o W o jc ie c h M o k rz y c k i o sy s te m ie p ro g ra m o w a n ia g r a fik i k o m p u te r ó w P S G 2.2
• M a re k P a w ło w s k i o p ro g ra m a to r z e p a m ię c i U V E FR O M se rii 27XXX
« J a n B ie le c k i o k o m p ila to rz e ję z y k a C
WOJCIECH CELLARY m m m m « * • «
Instytut Automatyki :::: ::::
TOW ARZYSTWO ro z w o ju in f o r m a t y k i ” — R y d z y n a , 9—13 p a ź d z ie rn ik a" K i n f o r m a t y c z n e , 1984 r .__
Politechnika Poznańska i*
j s
Systemy wielomikroprocesorowe (1)
W rozwoju systemów kom puterowych szczególnie w yraź
nie ujaw nia się naturalne dążenie do konstrukcji systemów 0 coraz większej efektywności działania. Zwiększenie tej efektywności uzyskuje się z jednej strony przez doskona
lenie technologii układów składających się na system kom
puterowy, w szczególności na jego procesor (warto tu uzmysłowić sobie odbytą w ciągu czterdziestu lat drogę od lam p elektronowych do układów VLSI), a z drugiej — przez doskonalenie architektury systemów, kom puterowych, polegające na zwiększeniu stopnia równoległości operacji realizowanych przez system. Można mówić o kilku pozio
mach tak rozumianego doskonalenia architektury systemu.
Pierw szym z nich jest poziom architektury wew nętrznej procesora. Przykładem doskonalenia architektury systemu na tym poziomie jest wprowadzenie zakładkow ania, pozwa
lającego na zrównoleglenie fazy w ykonywania jednej mi- kroinstrukcji z fazą pobierania następnej, a także w pro
wadzenie arytm om etru z przewidywaniem przeniesienia, umożliwiającego równoległe w ykonywanie operacji arytm e
tycznych na wszystkich bitach słowa.
D rugim poziomem doskonalenia architektury systemu jest poziom klasycznego kom putera. Przykładem może tu być wprowadzenie autonomicznych kanałów wejścia-wyjścia, umożliwiających równolegle działanie procesora centralnego 1 wykonywanie operacji w ejścia-wyjścia. Szczególną rolę w doskonaleniu architektury system u na tym poziomie odegrało wprowadzenie przerw ań jako środka inform ow a
nia procesora centralnego o zajściu zdarzeń asynchronicz
nych w stosunku do jegoi działania, w szczególności — o zakończeniu w ykonywania równoległych operacji w ej
ścia-wyjścia.
Trzecim, najwyższym poziomem jest poziom systemu.
Doskonalenie architektury na tym poziomie odbywa się przez wprowadzenie równolegle działających i kom uniku
jących się między sobą procesorów centralnych, które nie muszą być identyczne.
A rchitektura wieloprocesorowa systemów kom puterowych ma, oprócz wspom nianej możliwości zwiększania efektyw ności systemu, jeszcze dwie inne potencjalne zalety. P ierw szą z nich jest możliwość zwiększenia niezawodności syste
mu, na przykład w skutek równoległej realizacji tych sa
mych funkcji przez kilka procesorów z okresowym porów
nywaniem wyników, a także dzięki testow aniu i diagno
styce jednych procesorów (ściślej — całych modułów) przez
drugie, dzięki przejm ow aniu funkcji uszkodzonych proce
sorów przez inne spraw ne itp. Drugą potencjalną zaletą jest możliwość m odularyzacji systemu zgodnie z wym aganiem danego zastosowania i uzyskanie dzięki tem u dużej elastycz
ności, co ma szczególne znaczenie w w ypadku jego mo
dyfikacji i rozwoju.
Zalety wieloprocesorowej architektury systemów kom pu
terowych dostrzeżono już na dość wczesnym etapie roz
w oju tych systemów. Pierwszymi eksperym entalnym i sy
stem am i o takiej architekturze były systemy C.mmp (C om puter. m ulti-m ini-procesor), którego budowę rozpoczęto w 1971 roku, oraz Pluribus, którego budowę rozpoczęto w 1972 roku. W systemach tych wykorzystywano technologię, a naw et gotowe moduły m inikomputerowe.
Jednakże, dopiero rozwój szesnastobitowych m ikroproce
sorów trzeciej generacji stworzył techniczne i ekonomiczne w arunki do powszechnego stosowania systemów o archi
tekturze wieloprocesorowej, w tym w ypadku — systemów wielomikroprocesorowych. Przez systemy w ielom ikroproce
sorowe rozumie się w tym artykule systemy w ielom ikro
procesorowe silnie powiązane (ang. tightly (closely) coupled microcomputer systems), tj. takie, w których kom unikacja między m ikroprocesoram i odbywa się przez wspólną pa
mięć operacyjną. W przeciwieństwie do systemów silnie po
wiązanych, istnieją jeszcze systemy luźno powiązane (ang.
loosely coupled m icroprocessor systems), w których kom u
nikacja między m ikroprocesoram i-odbyw a się przez porty wejścia-wyjścia.
Celem artykułu jest wprowadzenie do problem atyki sy
stemów wielomikroprocesorowych, ukazanej na tle omó
wionych pokrótce systemów jednomikroprocesorowych.
ARCHITEKTURA SYSTEMÓW JEDNOMIKROPROCESOROWYCH
Schem at architektury systemów jednom ikroprocesoro
wych przedstawiono na rysunku 1. W systemie takim moż
na wyróżnić trzy główne części składowe: mikroprocesor, pamięć operacyjną oraz układy sprzęgające we-wy. Części te kom unikują się między sobą przez m agistralę, będącą zbiorem odpowiednich linii sygnałowych. Z funkcjonalnego punktu widzenia m agistrala systemu mikrokom puterowego składa się z m agistrali sterującej, m agistrali adresowej
D oc. d r h a b . i n i . W O JC IE C H CEL
LA R Y u k o ń c z y ł w 1974 r. s tu d ia n a W y d z ia le E le k tr o n ic z n y m P o lite c h n i
k i P o z n a ń s k ie j. W 1977 r. o b ro n ił p r a c ę d o k to r s k ą , a w 1981 r . u z y s k a ł h a b ilita c ję w d z ie d z in ie I n fo r m a ty k i.
J e s t p ra c o w n ik ie m Z a k ła d u B a d a ń O p e r a c y jn y c h 1 S y s te m ó w K o m p u te r o w y c h I n s t y t u t u A u to m a ty k i P o l ite c h n ik i P o z n a ń s k ie j. J e g o z a in te re s o w a n ia z a w o d o w e o b e jm u ją m o d e lo w a n ie 1 o c e n ę d z ia ła n ia s y s te m ó w k o m p u te r o w y c h , s y s te m y ro z p ro sz o n y c h b a z d a n y c h o ra z sy s te m y m ik ro k o m p u te r o w e . O b e c n ie p e łn i f u n k c ję w ic e p re z e s a Z a rz ą d u G łó w n e g o P o lsk ie g o T o w a rz y stw a I n f o r m a ty c z n e g o .
U r z ą d z e n ia z e w n ętrzn e
R ys. 1. A r c h i t e k t u r a s y s te m ó w je d n o m ik ro p r o c e s o ro w y c h
1
i m agistrali danych. Zasadą działania systemu wielomikro- procesorowego jest synchroniczna praca na m agistrali, co oznacza, że sygnały na m agistrali mogą pojaw ić się w y
łącznie w ściśle określonych m omentach wyznaczonych przez tzw. cykl zegarowy. Przykładowo, pobranie zaw ar
tości kom órki pamięci operacyjnej przez mikroprocesor przebiega następująco: m ikroprocesor wysyła adres żąda
nej kom órki n a m agistralę adresową, a po odczekaniu odpowiedniej liczby cykli zegarowych odczytuje z m agi
strali dane. Zadaniem pamięci operacyjnej jest w ysłanie — po zdekodowaniu adresu — zaw artości zaadresow anej ko
m órki na m agistralę danych w odpowiednim momencie i n a odpowiednio długi czas. Jeśli pamięć operacyjna jest zbyt wolna w stosunku do szybkości pracy m ikroprocesora i nie może wysłać danej w odpowiednio krótkim czasie, to inform uje o tym fakcie m ikroprocesor, w ysyłając odpo
w iedni sygnał (WAIT) przez m agistralę sterującą. M ikro
procesor wydłuża wówczas okres oczekiwania n a daną o dodatkowy cykl zegarowy i w ta k określonym momen
cie odczytuje ją z m agistrali danych. J a k widać, wym iana inform acji między częściami składowymi system u m ikro
komputerowego odbywa się w ściśle określonych momen
tach i bez wymiany potwierdzeń.
Opisany cykl pracy m ikroprocesora nazywa się cyklem maszynowym. Je st on związany ze zm ianą adresu przesy
łanego przez m agistralę adresową. Cykle maszynowe nie są jednakow ej długości, choć zawsze są wielokrotnością cyklu zegarowego.
Oczywiście, cykl maszynowy zapisu do pam ięci opera
cyjnej jest analogiczny do opisanego cyklu maszynowego odczytu z pamięci. M ikroprocesor wysyła adres komórki na m agistralę adresow ą oraz następnie daną na m agistralę danych. Po upływie określonego czasu kończy cykl m a
szynowy usuw ając sygnały, a więc zakładając, że dane zostały przyjęte przez pamięć operacyjną. Podobnie jak poprzednio, pamięć może żądać wydłużenia cyklu maszy
nowego. Jedyna różnica między cyklem maszynowym od
czytu i zapisu polega na w ysłaniu na m agistralę sterującą odpowiedniego sygnału kierunku transm isji.
Kom unikacja między m ikroprocesorem a układam i sprzę
gającym i w e-wy odbywa się w postaci analogicznych cykli maszynowych. Jeśli adres takiego układu jest zaw arty w przestrzeni adresowej pamięci, to przebieg cykli jest iden
tyczny, gdyż układ jest traktow any ta k jak kom órki p a
mięci operacyjnej. Jeśli natom iast adres układu sprzęga
jącego jest zaw arty w przestrzeni adresowej we-wy, to różnica polega na użyciu odpowiedniego sygnału na m agi
strali sterującej, inform ującego o adresow aniu tej prze
strzeni.
Kom unikacja między układam i sprzęgającym i we-wy a pamięcią operacyjną także przebiega w postaci podob
nych cykli maszynowych. K om unikacja tak a zachodzi w w ypadku transm isji przez kanał DMA — bezpośredniego dostępu do pam ięci operacyjnej. Na czas transm isji kanał DMA przejm uje sterow anie m agistralą, w ym uszając przej
ście m ikroprocesora w stan dużej im pedancji. Przejście to odbywa się po zakończeniu aktualnego cyklu maszynowego mikroprocesora.
Na zakończenie om awiania cykli pracy m agistrali syste
mu mikrokom puterowego w arto wspomnieć o tzw. cyklu rozkazowym, obejm ującym w ykonanie pełnego rozkazu m i
kroprocesora. Cykl rozkazowy składa się z pew nej liczby cykli maszynowych, zależnej od form atu rozkazu.
A rchitektura systemu przedstawiona n a rysunku 1 jest architekturą logiczną. A rchitektura fizyczna, rozum iana jako podział funkcji systemu między poszczególne układy mikroprocesorowe, jest zazwyczaj inna. Jedna możliwość polega n a połączeniu kilku części składowych architektury logicznej systemu w jednym układzie scalonym. E kstrem al
nym przykładem są tu m ikrokom putery monolityczne, np.
serii Intel 8048, zaw ierające wszystkie części składowe w jednym układzie scalonym. Innym przykładem są układy rodziny m ikroprocesora Intel 8085, np. 8155 lub 8755, za
w ierające pamięć operacyjną i w ybrane porty we-wy.
Druga możliwość polega na realizacji funkcji jednej części składowej architektury logicznej systemu przez wiele ukła
dów scalonych, co omówiono poniżej w odniesieniu do po
szczególnych części.
Mikroprocesor rzadko w ystępuje w systemie mikrokom puterow ym bez pewnych układów pomocniczych. Takimi układam i są dla m ikroprocesora Intel 8080 — układ zega
rowy 8224 i sterow nik m agistrali sterującej 8228, dla m ikro
procesora Intel 8085 — re jestr zatrzaskowy np. 8212, dla m ikroprocesorów Intel 8088 i Intel 8086 — układ zegaro
wy 8284 oraz sterow niki m agistrali adresowej (rejestry zatrzaskowe) 8282 lub 8283, m agistrali danych 8286 lub 8287 i m agistrali sterującej 8288. Istnienie tych układów w ynika z faktu, że*, z technologicznego punktu widzenia jednym z najbardziej-ograniczonych, a przez to najcenniej
szych, zasobów m ikroprocesora jako układu scalonego są jego końcówki. Ponieważ sygnałów jest więcej niż końcówek układu scalonego, jednej końcówce należy przy
pisać kilka sygnałów. Istnieje kilka rozwiązań tego pro
blemu. Pierwsze polega na przetw arzaniu kilku sygnałów z m agistrali sterującej i wypracow yw aniu przez układ pomocniczy jednego sygnału wejściowego dla m ikropro
cesora. Funkcję taką spełniają układy zegarowe. Drugie rozwiązanie polega na wysyłaniu niektórych sygnałów ste
rujących w postaci zakodowanej i rozkodowywaniu ich w układzie pomocniczym. Funkcję tak ą spełniają sterowniki m agistrali sterującej. Trzecie rozwiązanie polega n a m ulti- pleksowaniu sygnałów, czyli wykorzystyw aniu jednej koń
cówki m ikroprocesora do przesyłania różnych sygnałów rozdzielonych w czasie. Najczęściej stosuje się m ultiplekso- wanie adresów i danych. Rozwiązanie to wymaga stosowa
nia rejestrów zatrzaskowych do przechowania i udostęp
niania n a m agistrali — na odpowiednio długi czas — sygna
łu pojawiającego się w pierwszej kolejności. Czwarte roz
wiązanie polega na sprzętowym program ow aniu (przez po
danie stałego sygnału na określoną końcówkę m ikropro
cesora) zestawu sygnałów m ikroprocesora. Rozwiązanie ta kie jest stosowane — na przykład — w m ikroprocesorach Intel 8088 i Intel 8086 do określania try b u pracy m ikro
procesora.
Pamięć operacyjna systemów m ikroprocesorowych dzieli się na pamięć wyłącznie odczytywalną EPROM oraz p a mięć zapisywalną RAM. Istnienie pam ięci EPROM w sy
stem ie jest niezbędne ze względu na to, że pamięć RAM wykonana w obecnej technologii traci swą zawartość po wyłączeniu zasilania. Pamięć EPROM jest więc konieczna do poprawnego wznowienia działania systemu.
Sprzężenie pamięci operacyjnej stanowi dekoder adresów oraz rejestry buforowe. W niektórych w ypadkach stosuje się również rejestry segmentowe umożliwiające rozszerze
nie przestrzeni adresowej mikroprocesora. W w ypadku stosowania pamięci dynamicznej RAM, układam i pomocni
czymi tej pamięci są układy odświeżania zawartości.
Do układów sprzęgających we-wy zalicza się wszystkie te układy mikroprocesorowe, które pośredniczą w kom u
nikacji m ikroprocesora z urządzeniam i zewnętrznymi. Na
leżą do nich: port we-wy szeregowego 8251, port we-wy równoległego 8255, układy program ow alnych liczników — zegarów 8253 i 8254, kanał DMA 8257, sterow nik przerw ań 8259, sterow niki pamięci na dyskach elastycznych 8271 i 8272, sterow nik m onitora ekranowego 8275 i inne.
ARCHITEKTURA WEWNĘTRZNA MIKROPROCESORA INTEL 8086
Problem y architektury systemów wielomikroprocesoro
wych muszą być rozważane n a dwóch poziomach: n a po
ziomie architektury w ew nętrznej m ikroprocesorów oraz na poziomie architektury systemu. W tej części arty k u łu zosta
nie przedstaw iona architektura w ew nętrzna mikroproceso
rów zaprojektow anych z myślą o pracy w system ach wie
lomikroprocesorowych, ha przykładzie m ikroprocesora śze- snastobitowego Intel 8086. W ybór tego m ikroprocesora nie jest przypadkowy, gdyż ze wszystkich m ikroprocesorów szesnastobitowych ma on najw iększe szanse rozpowszech
nienia w Polsce w najbliższej przyszłości.
W celu przedstaw ienia problem ów architektury w e
w nętrznej takich mikroprocesorów, w arto powrócić do przy
padku systemów jednomikroprocesorowych z m ikroproceso
rem drugiej generacji (np. Intel 8080), wyposażonych w k a
nał DMA. Teoretycznie system tak i może być uznany za ograniczony system wielomikroprocesorowy. K anał DMA można bowiem uznać za specjalizowany mikroprocesor, z tego względu, że może on samodzielnie ubiegać się o do
stęp do m agistrali. U aktywnienie kanału DMA powoduje zawieszenie działania m ikroprocesora; praca jednego ukła
du wyklucza więc pracę drugiego — równoległość ich dzia
łania jest zerowa. Wniosek taki jest sprzeczny, z podsta
wowym celem budowy systemów wielomikroprocesorowych, jakim jest zwiększenie efektywności systemu przez równo
ległą realizację jego funkcji. Może powstać w tym m iej
scu pytanie o celowość stosowania kanałów DMA w syste
mach jednomikroprocesorowych? Aby nie pozostawiać tego pytania bez odpowiedzi, należy wyjaśnić, że transm isja do (z) pam ięci operacyjnej za pomocą kanału DMA jest w ielokrotnie szybsza niż analogiczna transm isja za pomocą mikroprocesora. W ynika to z faktu, że w każdym cyklu maszynowym kanału DMA przesyłane są do (z) pamięci operacyjnej tylko dane. N atom iast w w ypadku transm isji za pomocą m ikroprocesora, na jeden cykl maszynowy prze
znaczony na przesłanie transm itow anych danych przypada wiele cykli związanych z wykonywaniem program u. Po
nadto, jeśli transm isja przez kanał DMA nie jest na tyle szybka, aby wykorzystywać wszystkie kolejne cykle m a
szynowe m agistrali, to kanał DMA zwalnia m agistralę, umożliwiając wznowienie pracy mikroprocesorowi, na przy
kład, na jeden cykl. W ciągu całej transm isji możliwa jest zatem pewna równoległość pracy mikroprocesora i kanału DMA.
Powyższe w yjaśnienia nie zm ieniają faktu, że gdyby na podobnej zasadzie połączyć w systemie dwa mikroproceso
ry drugiej generacji, to równoległość ich pracy byłaby mi
nim alna. Z tego względu, dla m ikroprocesora trzeciej gene
racji, jakim jest Intel 8086, opracowano inną architekturę wew nętrzną, przedstawioną na rysunku 2.
Jednostka wykonawcza Jednostka sprzedająca
R ys. 2. A r c h ite k tu r a w e w n ę tr z n a m ik ro p r o c e s o ra I n te l 8086
Mikroprocesor Intel 808G jest zbudowany z dwóch jed
nostek, pracujących asynchronicznie względem siebie: jed
nostki wykonawczej (ang. Execution Unit) oraz jednostki sprzęgającej z m agistralą (ang. Bus Interface Unit). Jedno
stka sprzęgająca realizuje całą współpracę m ikroprocesora m agistrali. Jednostka wykonawcza realizuje rozkazy m ikro
procesora, a w razie potrzeby dostępu do m agistrali (w celu pobrania rozkazu lub argum entu, albo zapisania wy
niku) kom unikuje się z jednostką sprzęgającą, sygnalizując jej swoje żądanie.
Jednostka sprzęgająca jest wyposażona w w ew nętrzną kolejkę, do której pobiera rozkazy z pamięci operacyjnej, wyprzedzająco w stosunku do żądań jednostki wykonaw czej. Dzięki tem u, w sytuacji, w której m ikroprocesor nie m a dostępu do m agistrali ze względu n a jej przydział innemu mikroprocesorowi w systemie wielomikroproceso- rowym, praca jednostki wykonawczej nie jest zatrzym y
wana, gdyż rozkazy są pobierane przez nią z wew nętrznej kolejki jednostki sprzęgającej. Oczywiście nie wyklucza się sytuacji, w których jednostka wykonawcza żądając pobra
nia rozkazu przez jednostkę sprzęgającą n atrafia na pustą kolejkę w ew nętrzną i niedostępną m agistralę, i m usi cze
kać. Sytuacja tak a może pojawić się — n a przykład — po w ykonaniu rozkazu skoku, gdy kolejka w ew nętrzna je d nostki sprzęgającej m usi być wyzerowana.
d o k o ń c z e n ie n a s tr . 7
Międzynarodowa W w iBKaśH Wystawa Komputerowa
M C ? INFOSYSTEM ’87
Wrocław, 7 — U kwietnia 1987
Oprogramowanie i sprzęt dla:
• systemów uniwersalnych ogólnego prze
znaczenia
• systemów problemowo-zorientowanych na banki, transport, handel, budownic
two, służbę zdrowia, rolnictwo, turystykę
• systemów wspomagania prac B-R oraz prac konstrukcyjnych i projektowych
• systemów wspomagania wytwarzania i zarządzania
• systemów teleprzetwarzania i terminali ogólnego zastosowania oraz terminali spec j alizo wany ch
• komputerów personalnych
• komputerów edukacyjnych i domowych
• systemów automatyzacji prac biurowych
oraz:
• kasy i wagi elektroniczne
• kalkulatory elektroniczne
• akcesoria i materiały eksploatacyjne dla techniki komputerowej
• książki, czasopisma i podręczniki z dzie
dziny informatyki
Międzynarodowe Targi Poznańskie ul. Głogowska 14,
60-734 Poznań tel. 69-93-41, telex: 0413251 targ pl
E O U 1 I K I S 7
3
VASILH ZAKHAROV Uniwersytet Genewski Genewa
Szwajcaria
Lokalna sieć komputerowa ETH ERN ET (2)
W drugiej części arty k u łu omówiono sprzęganie urządzeń i kom puterów obliczeniowych z siecią E thernet oraz — układy LSI przeznaczone do tego celu. Przedstawiono także w zajem ne sprzęganie sieci przez pomosty i bram y oraz opi
sano przykładową realizację sieci E thernet na U niw ersyte
cie Genewskim Sprzęganie urządzeń
Problem sprzęgania urządzeń z siecią jest dość złożony ze względu na różnorodność kom puterów macierzystych, z którym i sprzęgane są urządzenia. Jednakże, samo zagad
nienie sprzęgania kom puterów z siecią zostanie omówione w następnym punkcie.
Term inale, np. term inale ASCII lub ich em ulatory, i d ru karki, łączy się z siecią E thernet za pomocą specjalnych jednostek sprzęgających, tzw. NIU (ang. netw ork interface units), lub stacji obsługi. Jednostki sprzęgające oparte na m ikroprocesorach, w ytw arzane już przez wielu producen
tów, od strony sieci łączą się przez kabel połączeniowy z nadajnikiem -odbiornikiem , a z drugiej strony m ają po 32 porty dostępne dla urządzeń. Typowe porty do łączenia urządzeń są zgodne z norm ą RS-232C (maksymalna szyb
kość — 38,4 kb/s) lub RS-422. Oprogramowanie dla jedno
stek sprzęgających obejm uje przede wszystkim protokoły Bisync i SDLC, ale także — TCP/IP i protokoły ISO oraz XNS. Dla środowisk wym agających rozbudowy istnieją także jednostki sprzęgające do m agistrali M ultibus i IEEE- -488.
Stacje obsługi term inali są oczywiście o wiele bardziej złożone niż zwykłe jednostki sprzęgające. Zapew niają one pewien rodzaj zarządzania siecią i obsługi nazw, umożli
wiając definiowanie nazw logicznych, gromadzenie danych statystycznych, sterow anie rozgłaszaniem kom unikatów i dostępem do nich. Pozw alają także n a program owe u sta
wianie różnych param etrów , np. szybkości transm isji, kon
troli echa itp.
Urządzenia inteligentne mogą być także sprzęgane z sie
cią E thernet przez stacje obsługi term inali, lecz coraz czę
ściej kom putery osobiste lub indywidualne stanow iska ro
bocze łączone są z siecią bezpośrednio za pomocą płyt sprzę
gających. Dotyczy to w szczególności kom puterów p racu ją
cych pod nadzorem system u operacyjnego Unix BSD4.2, którego integralną częścią jest protokół TCP/IP. Przykła
dowo, dla kom puterów IBM PC dostępnych jest już wiele płyt sprzęgających je z siecią E thernet opartą na cienkim kablu RG58. Ostatnio pojawiły się w sprzedaży płyty zawie
rające inteligencję, umożliwiające praw ie całkowite odcią
żenie kom putera od obsługi sieci (do w arstw y transportow ej włącznie).
W celu sprzęgania z siecią E thernet wszelkich innych urządzeń, nie m ających charakteru obliczeniowego, zaleca się stosowanie jednostek inteligentnych lub stacji obsługi, pośredniczących w połączeniu z siecią. Obecnie istnieją już stacje obsługi drukarek, umożliwiające użycie bardziej zło
żonych drukarek laserowych, stacje obsługi plików, pozwa
lające na współdzielenie pamięci dyskowej, itp. Innym przykładem tego podejścia jest autom atyzacja laboratorium , gdzie standardow ą m agistralę, jak np. VME, CAMAC lub M ultibus, sprzęga się z siecią za pomocą kom putera oso
bistego lub stanowiska roboczego. Odpowiednie jednostki sprzęgające, w raz z oprogram owaniem wysokiego poziomu, istnieją już niem al dla wszystkich kom binacji połączeń bardziej znanych m agistrali i kom puterów osobistych lub stanowisk roboczych.
M ikroukłady sprzęgające
N ajważniejszym aspektem rozwoju sieci E thernet jest handlowa dostępność m ikroukładów sprzęgających. W prze
ciwnym razie zrealizowanie sprzężenia z siecią byłoby nie tylko bardziej kosztowne, lecz także znacznie trudniejsze.
Dzięki dostępności m ikroukładów sprzęgających dla sieci zgodnej z norm ą IEEE 802.3, wyprzedza ona znacznie pod względem rozwoju inne lokalne sieci komputerowe.
Tradycyjne rozwiązanie składa się z trzech mikrom odu
łów, sprzężenia nadajnika-odbiornika z kablem, tzw. CTI (ang. coaxial transceiver interface), szeregowego sprzęgu sieci, SNI (ang. serial netw ork interface) i sterownika sprzężenia z siecią NIC (ang. netw ork interface controller).
M ikroukład CTI łączy się bezpośrednio z kablem sieci E thernet lub C heapernet i zawiera: nadajnik, odbiornik, detektor kolizji i m onitor nadm iernej długości pakietu (ang. jabber monitor). W ykrywanie kolizji jest szczególnie trudne, ze względu na konieczność detekcji bardzo małych zmian poziomu napięcia DC podczas wystąpienia kolizji.
M ikroukład SNI w ykonuje kodowanie i dekodowanie bifa- zowe i zawiera zwykle pętlę fazową (ang. phase-locked loop) w celu zapewnienia stabilnego sygnału synchronizu
jącego. Klasyczny nadajnik-odbiornik sieci E thernet składa się z m ikroukładu CTI i transform atora izolacyjnego. Ł ą
czy się on z m ikroukładem SNI przez opisany już kabel połączeniowy.
Celem sterow nika NIC jest wykonanie wszystkich funk
cji łącza wymaganych w norm ie IEEE 802.3 i rozpoznanie adresów (operacji pojedynczych i rozgłaszania częściowego).
Może on także wykazywać niektóre funkcje testow ania i diagnostyki oraz gromadzenia danych statystycznych. Ste
row nik NIC jest zwykle sprzężony z m agistralą systemową przez kanał DMA i w ew nątrzukładow ą pamięć FIFO. W nowoczesnych m ikroukładach, takich jak DP8390 firm y N ational Semiconductor, szybkość transm isji danych osiąga 10 Mb/s. Sterow nik NIC łączy się bezpośrednio z m ikro
układem SNI, lecz do tego celu wym aga zwykle dodania kilku innych układów.
Istnieje kilku producentów półprzewodników, którzy w y
tw arzają m ikroukłady kodowania bifazowego i sterow niki łącza dla sieci E thernet . (zwane ogólnie m ikroukładam i LANCE, ang. LAN Controller for Ethernet). Jednakże ostat
nio, np. firm ie Seeq, udało się zredukować liczbę niezbęd
nych m ikroukładów do dwóch (por. tabela). W m ikroukła
dzie 8004 scalono funkcje sterow ania łączem, kodowania bifazowego i wielokrotnego buforow ania przy odbiorze.
W yb rane m ik ro u k ła d y LSI d la *Ieci E th ern et (J * Z .)
Produ cen t Opis m ik rou k ład ów
In te l S tero w n ik łą cza 8 2 5 8 6 , k o d er-d ekod er b ifa z o w y 82501 A M D S tero w n ik łą cza A m 7 9 9 0 , k o d er-dck oder b ifa z o w y
A m 7 9 9 1 , n a d a jn ik -o d b io rn ik A m 7995
R o c k w e ll S tero w n ik łą cz a R 6 8 8 0 2
F u jits u S tero w n ik łą cza M B 8 7 9 5 , k odcr-d ck o d er b ifa z o w y M B 502A
N a tio n a l S em ico n d u cto r S te ro w n ik łą cza D P 8 3 9 0 , k o d er-d ek o d er b ifa z o w y D P 8 3 9 1 , n a d a jn ik -o d b io rn ik D P 8 3 9 2
M ostek S tero w n ik łą cza M K 68590, k o d er-d ckoder b ifa z o w y
M K 3891
S e e q T e c h n o lo g y S te ro w n ik łą cz a 8 0 0 3 , k od er-d ek o d er b ifa z o w y 8002
4
Sprzęganie kom puterów macierzystych
Sprzęganie kom puterów macierzystych z siecią E thernet jest bardzo złożone, ponieważ obejm uje nie tylko sprzęga
nie sprzętu, ale także dostosowanie protokołów, wybór zasad ruchu i zintegrowanie ich z systemem operacyjnym kom putera. Innym istotnym elementem, często nie wymie
nianym, jest obciążenie obliczeniowe kom putera macierzy
stego w ynikające z obsługi ruchu w sieci.
Ze względu na brak miejsca, w niniejszym artykule omó
wiono tylko trzy główne metody sprzęgania kom puterów macierzystych. Pierw sza i najprostsza metoda umożliwia dostęp term inalowy, do którego używa się bez zmiany standardow ych metod sprzęgania term inali i standardo
wych system ów operacyjnych. W tym w ypadku po stronie kom putera macierzystego dodaje się jedynie jednostkę sprzężenia sieciowego, NIU, tę samą, która służy do sprzę
gania z siecią samych term inali. Przykładem takiej jed
nostki jest CS/1 firm y Bridge Communications, przez któ
rą można dołączyć 32 term inale (rys. 1).
R y s. 1. S p rz ę ż e n ie te r m in a la i k o m p u te r a m a c ie rz y s te g o
Wadą tej metody sprzęgania jest jej duży koszt i moż
liwość dołączenia przez każdą jednostkę NIU ograniczonej liczby kom puterów. Metoda ta nie jest też zbyt dogodna do przesyłania plików. Bardziej skuteczna metoda polega na sprzęganiu standardow ych portów sieciowych kom pu
tera za pomocą specjalnego sprzętu dostosowanego do pro
tokołu SNA, DECNET lub X.25. Ta technika jest znacznie bardziej użyteczna i dostosowana do przesyłania plików, lecz ma także ograniczenia, w ynikające z niezbyt dobrego dopasowania sprzętu i oprogram ow ania do ruchu w sie
ciach lokalnych.
Nawiązując do wymienionego urządzenia sprzęgającego NIU, w arto zauważyć, że obecnie istnieją już sprzężenia praw ie do wszystkich bardziej znanych m agistrali stan d ar
dowych. Przykładowo, am erykańska firm a CMC (Com
m unications M achinery Corp., Santa B arbara, stan K ali
fornia) w ytw arza zestaw płyt sprzęgających z siecią E thernet, które um ożliwiają dołączenie m agistrali Versabus, VME, M ultibus, Unibus, Q-bus, a także m agistrali IBM PC/AT. Ponadto, dla niektórych kom puterów macierzy
stych dostępne są moduły programowe, zapewniające
R ys. 2. S p rz ę ż e n ie m a g is tr a li V M p
współpracę przez protokoły TCP/IP lub XNS. Sprzężenie sprzętowe od strony kom putera macierzystego jest widocz
ne jako pamięć na m agistrali, a programowe — jako pro
gram obsługi w e-w y (ang. I/O driver). Przykładowe roz
wiązania przedstawiono na rys. 2 i 3.
W arstwa ^
W arstw a6
W arstw o 5
W arstwa U
W a r stw a 3
W arstw y l i 2
R y s. 3. S tru k tu ^ g ^ ( p r o g r a m o w a n ia d la sp rz ę ż e n ia m a g is tr a li VM Ei T B pi . •
Trzecia metoda sprzęgania kom puterów macierzystych z siecią E thernet polega na użyciu specjalnie zaprojekto
wanych sprzężeń sprzętowych i programowych. Można ją zilustrować dwoma przykładam i. W pierwszym rozwiąza
niu, dla kom putera VAX z systemem operacyjnym VMS, stosuje się płytę sprzęgającą firm y In terlan i oprogram o
w anie według protokołu TCP/IP firm y Wollongong. Drugi przykład dotyczy sprzęgania kom puterów IBM. W rozwią
zaniu firm y Fibronics sprzężenie sprzętowe (sterownik sieci E thernet K200) łączy się z kanałem m ultipleksera i przez nadajnik-odbiornik z siecią Ethernet, zapew niając m aksy
m alną przepustowość powyżej 2,5 Mb/s. Oprogramowanie związane ze sterow nikiem K200, tzw. KNET, zapewnia współpracę według protokołu TCP/IP, zdalne rejestrow a
nie się (ang. rem ote logon) według protokołu Telnet i prze
syłanie plików według TPTP. Oprogramowanie KNET zrea
lizowano jako maszynę w irtualną w systemie operacyjnym VM/SP, a więc bez żadnych m odyfikacji tego systemu.
STRUKTURA SIECI ETHERNET
W pierwszej części artykułu stwierdzono, że m aksym alną długość jednego segmentu kabla, 500 m, można zwiększyć do ok. 2800 m, sprzęgając sąsiednie segmenty za pomocą repeterów . Nie nakłada się żadnych ograniczeń na stru k tu rę sieci, Ea w yjątkiem ograniczenia liczby kaskadowo połączonych repeterów i nie dopuszcza się do tw orzenia zam kniętych pętli. Odległość między dwoma sąsiednimi segmentami kabla jest więc rów na długości dwóch kabli połączeniowych, tzn. 100 m, lecz można ją zwiększyć.
W tym celu stosuje się tzw. odległe repetery, których funkcja pozostaje nie zmieniona, lecz rozkłada się na dwie jednostki. Przez dodanie odpowiednich mikromodułów ste
rowania linią (ang. medium drivers) obie jednostki można rozdzielić na dowolną odległość nie przekraczającą ograni
czenia odpowiadającego m inim alnem u czasowi przesyłania pakietu, tj 51,2 ¡.is. Rozdzielone jednostki mogą być połą
czone dowolnym ośrodkiem dopuszczającym szybkość tra n s
m isji 10 Mb/s, lecz zazwyczaj stosuje się włókna św iatło
wodowe o typowej długości 1 km. Takie odległe repetery zwiększają znacznie elastyczność konfiguracji sieci lokal
nej.
Pow staje jednak pytanie, co robić, jeśli sieć powinna obejmować większy obszar geograficzny lub przewidywane natężenie ruchu przekracza możliwości jednej sieci E thernet (lub jej pięciu segmentów). W takim w ypadku istnieją dwa rozwiązania. Jedno z nich polega na w zajem nym po
łączeniu kilku sieci E thernet w jednorodną strukturę, a drugie — na sprzężeniu ¿jednej lub kilku sieci E thernet z inną siecią zbudowaną według odmiennych zasad. W wy
padku sieci jednorodnyęh, jednostkę sprzęgającą dwie sieci
P o c z ta elektroniczna
P r osty protokół obsługi pocztowej
Protokół P r o sty protoket Ż d a ln e
obsługi plików obsługi plików kopiowanie
TELNET Zdatna powłoka Zdalne
r e jestrow an ie
B iblioteka TCP/UQP/1P/ENET
Macic■rzysty system operac Protokoł sprzężenia z m agistrala
yjny
Protokoł sprzężenia
Z magistrala
Protokoł sterowania tran sm isja
Protokół p r z e k a z y wania datagramew
Protokoł sieciowy P rotokoł
Jqdro
E thernet nazywa się pomostem (ang. bridge, internet router), natom iast w drugim w ypadku — bram ą (ang. gate
way). Podobnie jak repetery, wyróżnia się pomosty lokal
ne i odległe, a jedyna różnica polega na braku ogranicze
nia odległości między rozdzielonymi pomostami.
Pomosty
Pom ost jest w zasadzie dwukierunkow ym urządzeniem pam iętająco-w ysyłającym (ang. store-and-forw ard). W sieci lokalnej działa na poziomie transportow ym lub dostępu do ośrodka (ang. m edium access, MAC). Do podstawowych funkcji pomostów należy:
© zwiększenie odległości fizycznych w ram ach praktycz
nych ograniczeń wynikających z dopuszczalnej szybkości i tłumienności,
© zwiększenie m aksym alnej liczby węzłów,
0 rozdzielenie lokalnych społeczności i regulowanie ruchu (tj. redukowanie przeciążeń).
Jest oczywiste, że pomost na poziomie dostępu do ośrod
ka będzie działał szybciej niż na poziomie transportow ym . Największa szybkość osiągana obecnie na poziomie dostępu do ośrodka wynosi ok. 500 Kb/s, choć w krótce może w yno
sić już 2 Mb/s. Pomosty lokalne spełniają głównie dwie ostatnie funkcje, natom iast pomosty odległe zapewniają spełnienie wszystkich.
Podstawowym problemem w ym agającym rozwiązania przy tw orzeniu pomostów jest trasow anie (ang. routing), co spro
wadza się do znajomości — dla każdego pomostu — miejsc oznaczanych przez odpowiednie adresy. W tym celu każdy pomost utrzym uje swą lokalną bazę dśnych, zapew niając oczywiście niepowtarzalność poszczególnych adresów. B ar
dzo ważna jest również kw estia szybkiego przeglądania bazy danych.
Zwykła metoda trasow ania przy wykorzystaniu bazy da
nych dla pomostu na poziomie dostępu do ośrodka polega na dynamicznym nadzorowaniu adresów ram ki lub na kie
row aniu ram ki do wszystkich kanałów za w yjątkiem tego, z którego pochodzi. Tę drugą technikę nazywa się traso
w aniem rozpływowym (ang. flooding). Ponadto, w cel"
zminimalizowania rozm iaru bazy danych i rozpoznawania fizycznych przemieszczeń stacji przechowuje się i aktuali
zuje wiek każdego jadresu. Tak więc, oddzielna dla każ
dego pomostu baza danych ma charakter dynamiczny 1 adaptacyjny.
O wiele trudniejsze niż utrzym anie bazy danych traso
w ania jest podejmowanie decyzji co do w ysyłania lub nie wysyłania ram ki i unikanie przeciążeń. Można to wykonać metodą przeszukiwania, która dla N elementów wymaga czasu proporcjonalnego do logN, lecz częściej stosuje się tablice mieszające (ang. hash tables), redukując w ten sposób czas przeszukiw ania dla kilku cykli procesora. P ro
ponowano używanie do tego celu sprzętowej pam ięci aso
cjacyjnej, lecz jak dotąd nie zrealizowano w ten sposób żadnego pomostu.
Oczywiście, podczas podejmowania decyzji co do traso w ania lub ze w zględu na zajętość żądanego kanału, a ta k że po wykryciu kolizji, odbierana ram ka musi być zapa
miętana. Dlatego w rzeczywistości każdy pomost zawiera bufory nadawcze i odbiorcze. Gdy bufory są pełne z ja k ie g o ś powodu, w tedy w ystępuje przeciążenie. Praktycznie
dostepne pomosty m ają na ogół bardzo duże bufory dla ram ek i w ystarczającą pamięć do przechowywania adreso
wej bazy danych (typowo — do 8000 adresów), tak że obecnie można osiągnąć przepustowość rzędu 3000 ram ek na sekundę.
Jedna bardzo Skuteczna technika rozszerzania obszaru objętego siecią E thernet polega na użyciu odległych pomo
stów połączonych światłowodami, dzięki czemu można osiągnąć odległość 10—20 km. Innym rozwiązaniem jest użycie do tego celu systemu szerokopasmowego, gdzie po
mosty są z jednej strony sprzężone z siecią E thernet, a z drugiej — z urządzeniem szerokopasmowym (modemem).
W. jednej ze znanych realizacji takiego pomostu używa się trzech kanałów CATV o szerokości 6 MHz, przeznaczając 14 MHz na kanał danych o szybkości 10 Mb/s, a 2 MHz na w ykryw anie kolizji.
Bram y
Problem sprzężenia sieci E thernet z inną siecią, nieko
niecznie siecią lokalną, rozwiązuje się stosując bram y. Za
sadnicza różnica między pomostem a bram ą nie polega tylko na tym, że ośrodki po obu stronach bram y są różne, lecz na koniecznej konw ersji protokołów obowiązujących w obu sieciach połączonych bram ą.
W najprostszym wypadku, sieć E thernet można połączyć bram ą z pierścieniem Token Ring IEEE 802.5, rozwiązując problem na poziomie dostępu do ośrodka, ponieważ pro
tokoły wyższych w arstw pozostają niezmienione. Do tego celu używa się w zasadzie zmodyfikowanego pomostu. W praktyce może to być połowa pomostu z jednostką pam ię- tająco-w ysyłającą (ang.. storę and forw ard unit) odpowied
nią dla pierścienia.
W bardziej złożonych wypadkach, bram y służą do sprzę
gania sieci o całkowicie różnych charakterystykach i pro
tokołach. Istnieje wiele takich bram do łączenia sieci E thernet z innym i sieciami lokalnym i lub rozległymi, np.
DECNET, SNA lub X.25, lecz także opartym i na protoko
łach wysokiego poziomu XNS lub ISO.
Oczywiście,- funkcje bram y mogą być znacznie bardziej złożone niż pomostu. Przykładowo, bram a do sieci X.25 powinna obsługiwać przychodzące i wychodzące wywołania, zapewniać dostęp do wywołań i autoryzację, przechowywać dane statystyczne itd. Tego rodzaju problemy rozwiązy
wano jednak w ielokrotnie w typowych realizacjach m ikro
procesorowych.
USŁUGI GLOBALNE I WYDAJNOŚĆ SIECI
Usługi globalne dla całej sieci są cechą charakterystycz
ną sieci lokalnej Ethernet, lecz w skutek braku norm ali
zacji ich realizacje są znacznie zróżnicowane. Problem jest bardzo tru d n y do rozwiązania, zarówno pod względem technicznym jak i dlatego, że’ zwykle niełatwo zintegrować duże środowisko użytkowników i zasobów. Typowymi usłu
gami globalnymi są: obsługa plików i poczta elektronicz
na. O ile stacjeNobsługi plików dla sieci E thernet są do
starczane przez kilku producentów, to perspektyw y roz
wiązania problemu poczty elektronicznej są m niej jasne, choć istnieje tendencja do realizowania usług pocztowych przy użyciu protokołu X.400. Należy oczekiwać, że w dłuż
szym okresie takie usługi jak poczta elektroniczna czy kontrola dostępu zostaną ostatecznie zrealizowane w sie
ciach lokalnych przez stacje obsługi o nazwach mail lub logon, które będą wykonywać niezbędną kontrolę dostępu, trasow anie wiadomości i obsługę nazw, wspomagane przez wszystkie inne zasoby sieci. Jest to najlepszy sposób za
pewnienia globalnej przestrzeni nazw dla całej sieci i zin
tegrow ania usług dla użytkowników.
Zarządzanie siecią i jej usługam i jest również problemem częściowo rozwiązanym. Służą do tego oddzielne stacje obsługi, zwane zarządcami sieci, zwykle oparte na stano
wiskach roboczych, wyposażonych w dodatkowe oprogra
mowanie.
Posiadając lokalny lub zdalny dostęp do sieci, zarządca sieci może na ogół wykonywać następujące funkcje:
© ładowanie skrośne (ang. downloading), umożliwiające zdalne załadowanie program ów do wszystkich innych stacji obsługi w sieci,
• nadzorow anie i tworzenie śladu usług, polegające na rejestrow aniu wszystkich głównych zdarzeń w sieci, jak np. połączeń (skutecznych i nieskutecznych) i rozłączeń, ruchu w sieci itd.,
© usługi konfiguracyjne, umożliwiające adm inistratorow i sieci określenie dopuszczalnych charakterystyk indyw idual
nych urządzeń i portów, co zapewnia dynamiczną rekon- figuralność,
© obsługę ńazw, pozwalającą na definiowanie i pam ięta
nie nazw logicznych,
© rozgłaszanie wiadomości do wszystkich użytkowników lub ich grup,
© diagnostykę sieci, pozwalającą na wykryw anie, a jćśli możliwe, także na zdalne popraw ianie defektów; w ykonu
jąc transm isję na w łasny adres, zarządca sieci może — na przykład — wykryć pętlę, a jeśli trzeba, dokonać re- konfiguracji.
Obecnie jednostki nadzorow ania sieci i zarządzania nią stały się nieodzowne w sieciach lokalnych wszystkich ro
dzajów. Należy jednak podkreślić, że funkcje zarządzania siecią mogą być zrealizowane tylko jako dodatkowe w łaści
wości innych stacji obsługi sieci. Z tego powodu konieęg^
ne jest wprowadzenie normalizacji.
Praw ie wszystkie istniejące obecnie realizacje sieci E thernet są dość słabo obciążone, głównie dlatego, że używa się ich przede w szystkim do obsługi term inali. Jednakże, istnieje w ystarczająco wiele dowodów na to, że w sieci E thernet można osiągnąć szybkość transm isji danych rzędu 3 Mb/s. Nawet w bardzo obciążonej sieci dochodzi do nie
wielu kolizji. J a k stwierdzono, do kolizji dochodzi zaledwie w ok. 0,05 procenta wypadków, a tylko 1 procent wszyst
kich pakietów jest przesyłany z opóźnieniem. Tak więc, w przeciwieństwie do wielu obiegowych opinii, ruch w sieci E thernet jest praw ie deterministyczny.
Bardzo istotne, szczególnie dla obsługi plików, jest obcią
żenie procesora. Bardzo łatw o jest zużyć 50 procent czasu procesora, pracującego z . szybkością 1 mips, (ang. mega- instruction per second, m egainstrukcji na sekundę), jeśli służy on jako stacja obsługi plików w sieci E thernet o du
żym natężeniu ruchu i w ykonuje większą część protokołu przesyłania plików. Jednakże, liczba użytkowników, którzy, mogą być obsługiwani przez określoną stację obsługi pli
ków sieci Ethernet, zależy od rodzaju zastosowania, dla
tego konieczne jest przeprowadzenie dokładniejszych po
m iarów w tym zakresie.
SIEC UNIWERSYTETU GENEWSKIEGO
Na Uniwersytecie Genewskim realizowany jest bardzo duży projekt utw orzenia uniw ersyteckiej sieci lokalnej, opartej na koncepcjach sieci E thernet. Pełen schemat, przedstawiony na rys. 4, składa się z siedmiu sieci E thernet sprzężonych w gwiazdę przez wspólną oś (ang. backbone).
Do sprzężenia służą przede wszystkim odległe pomosty w ykorzystujące światłowodowe łącza telekom unikacyjne.
Każda sieć E thernet ma jeden lub więcej kom puterów m a
cierzystych. Wszystkie term inale lub ich em ulatory są sprzężone z siecią przez stacje obsługi. Połączenia są zreali
zowane głównie przez grube kable i wielowejściowe repe- tery, lecz tworzy się tak że klastry (ang. clusters) kom pu
terów osobistych sprzężonych przez sieć Cheapem et. W trakcie realizacji są bram y do sieci Telepać (X.25), EARN i innych sieci rozległych.
Centralna sta c ja obsługi
plików A
HOST, h o s t2
! 1 n
P rocesor 1 j P rocesor 2 r . r r
I P r o ceso r W |
Stacja obsługi siec
S ta cja
obsługi sieci
U
R ozszezenie sieci_
iETHERNET
S z y b k ie ł ą c z a te le k o m u n ik a cy jn e, optyczne,m ikrofalow e, w podczerwieni
i
Terminale i komputery o sob iste
Lokalny komputer obliczeniowy
Zarządca sieci
lokalna sta
cja obsługi plików
R ys. 4. S ieć k o m p u te r o w a U n iw e r s y te tu G e n e w sk ie g o
Oś główna jest wykorzystyw ana nie tylko do sprzęgania z innym i sieciami, lecz także do łączenia centralnych kom puterów m acierzystych, do realizacji usług interakcyjnych, do rozwiązywania dużych problemów obliczeniowych oraz do realizacji usług adm inistracyjnych i obsługi baz danych,
Obsługa plików jest hierarchiczna i rozproszona; klastry współdzielą lokalne stacje obsługi, a każda sieć E thernet ma także co najm niej jedną stację obsługi plików. Jednak
że, archiw izacja i rezerwowanie plików (ang. file backup) są dokonywane centralnie, gdzie jest dostępna szybka pa
mięć o bezpośrednim dostępie i jednostki taśm ow e (ang.
stream er). Przew iduje się w prowadzenie trzech poziomów drukarek bezuderzeniowych, działających na zasadzie sta
cji obsługi — d rukarki biurowe, d rukarki zbiorcze i w y
sokiej jakości d rukarki centralne.
N ajtrudniejszy do rozwiązania jest problem zintegrow a
nia usług. Obecnie planuje się wprowadzenie takich usług, jak: obsługa nazw, obsługa plików, poczta elektroniczna, skład dokum entów i wiele innych. Zainstalow anie wszyst
kich urządzeń jest przewidziane na połowę 1987 roku, lecz planuje się ciągły rozwój i unowocześnianie dołączanych kom puterów osobistych i stanow isk roboczych. Sieć będzie obsługiwać ok. 3000 użytkowników.
Dotychczas rozwiązano wszystkie podstawowe problemy realizacji sieci E thernet według specyfikacji IEEE 802.3 i produkuje się odpowiedni sprzęt. Przykładowo, możliwe jest rozmieszczenie sieci lokalnej na dużych obszarach geo
graficznych, o odległościach rzędu dziesiątków kilometrów i połączenie przez bram y z sieciami rozległymi i innymi rodzajam i sieci. Bez trudności można też kupić sprzęt i oprogram owanie umożliwiające sprzężenie z siecią E ther
net term inali, stacji obsługi, kom puterów macierzystych i innych urządzeń.
Najważniejszym problem em do rozwiązania w najbliż
szym okresie jest wybór protokołów wysokiego poziomu i zintegrowanie usług w sposób dogodny dla użytkow ni
ków. Na razie, coraz szerzej przyjm uje się protokół TPC/
/1P, lecz w użyciu jest wiele w zajem nie niezgodnych m e
tod zarządzania siecią, kontroli dostępu i obsługi nazw.
Szczególnie pożądane jest opracowanie obejm ujących te zagadnienia norm ISO i IEEE.
Do rozwiązania pozostają jednak wciąż dwie kwestie:
ograniczenie natężenia ruchu oraz zintegrowanie usług cyfrowych i akustycznych. Oba te problemy mogą być roz
wiązane przez następną generację lokalnych sieci kom pu
terowych, mających większą szybkość (co najm niej 100 Mb/
/s), używających metody CSMA/CD lub dostępu znamienio
wego (ang. token passing).
T łu m a c z y ł 1 o p ra c o w a ł:
Janusz ZALEWSKI
System y w ielom ikroprocesorow e (I)
dokończenie zc str. 3
Żądania jednostki wykonawczej dotyczące pobrania arg u m entu rozkazu lub zapisania wyniku rozkazu m ają wyż
szy priorytet niż zapełnianie w ew nętrznej kolejki jednostki sprzęgającej. Oznacza to, że w w ypadku pojaw ienia się takiego żądania, jednostka sprzęgająca po zakończeniu bie
żącego cyklu maszynowego realizuje zgłoszone żądanie, a następnie pow raca do zapełnienia swojej w ew nętrznej kolejki. Cykle dostępu do m agistrali są na ogół krótsze niż cykle wykonywania rozkazów przez jednostkę w yko
nawczą. Z tego względu stosunkowo często zdarza się, że w ew nętrzna kolejka jednostki sprzęgającej jest pełna. Je d nostka sprzęgająca odłącza się wówczas od m agistrali, zw alniając ją dla innych mikroprocesorów. Ponowne do
łączenie się jej do m agistrali może nastąpić w dowolnym cyklu zegarowym, bez potrzeby dodatkowej synchronizacji.
W ewnętrzny podział m ikroprocesora na dwie asynchro
niczne jednostki, wykonawczą i sprzęgającą, z możliwością buforow ania pobieranych wyprzedzająco rozkazów, bardzo istotnie redukuje w pływ oczekiwania dostępu do m agistrali na efektywność pracy m ikroprocesora, um ożliwiając ty m samym budowę efektywnych systemów wielom ikroproce- sorowych.
:7
KRZYSZTOF ZIELIŃSKI JADWIGA INDULSKA ROMAN KRASOWSKI Instytut Informatyki
Akademia Górniczo-Hutnicza Kraków
Lokalna sieć komputerowa U M M L A N -2
Od połowy lat siedemdziesiątych notuje się bardzo szybki rozwój badań oraz zastosowań systemów komputerowych, zwanych lokalnym i sieciami kom puterowym i (LSK). Mimo stosunkowo długiej już historii rozwoju tych systemów brak jest precyzyjnej ich definicji.
Zazwyczaj mówi się [1, JO], że LSK stanowi system kom
puterów rozmieszczonych na ograniczonym obszarze geogra
ficznym (o promieniu mniejszym niż 5 km) i połączonych podsystemem transm isji o następujących cechach:
• tani ośrodek transm isji
9 tanie układy sprzęgające (modemy, nadajniki, odbiornik) do ośrodka
9 łatw a realizacja dołączenia do ośrodka
® auża szybkość transm isji (od 1 do 50 Mb/s)
© niezależność szybkości transm isji w ośrodku od szybko
ści pracy urządzeń dołączonych do sieci
® potencjalna możliwość kom unikacji każdego urządzenia dołączonego do sieci
0 rzadkie występowanie centralnego układu sterującego dostępem do ośrodka transm isji
* w większości w ypadków słyszalność nadaw anych w ia
domości przez każde urządzenie dołączone do sieci.
Wymienione własności podsystemu transm isji LSK spraw iają, iż systemy te wnoszą zupełnie nowe możliwości w zakresie budowy oraz organizacji przetw arzania inform a
cji w system ach informatycznych. W szczególności umoż
liwiają:
— efektyw ne w ykorzystanie zasobów fizycznych i logicz
nych systemu informatycznego przez łatwość kom unikacji między wszystkimi urządzeniami,
— łączenie urządzeń o różnych param etrach sprzętowych oraz protokołach kom unikacji,
— łatw ą rozbudowę systemu przez dołączenie nowych urzą
dzeń,
— uzyskanie wysokiego stopnia integracji przetw arzania 1 przechowywania inform acji, co w yraża się możliwością organizacji przetw arzania wielokomputerowego oraz budo
wy rozproszonych baz danych,
— zwiększenie niezawodności działania systemu inform a
tycznego.
Wymienione czynniki zadecydowały, że LSK są powszech
nie stosowane do budowy nowoczesnych systemów infor
matycznych i produkowane przez ponad sto różnych firm komputerowych.
Prace nad rozwojem LSK prowadzi się również w n a szym k raju w kilku ośrodkach akadem ickich [4], między innym i od kilku lat w Instytucie Inform atyki Akademii
Górniczo-Hutniczej [2, 3, 4, 5].
W artykule przedstawiono aktuplny stan prac standary
zacyjnych w odniesieniu do LSK, istniejące układy VLSI, stanowiące podstawę konstrukcji ich podsystemu transm i
sji, oraz omówiono na tym tle architekturę sprzętową i oprogram owanie sieci UMMLAN-2 (University of Mining and M etallurgy Local Area Network) gbudowąnej w II
AGH,
PRACE NORMALIZACYJNE
I ROZWÓJ TECHNOLOGII VLSI DLA LSK
Zakres prac norm alizacyjnych dotyczących LSK celowo jest rozważać w odniesieniu do ogólnego Modelu R eferen
cyjnego OSI/ISO [6, 7, 9], zawierającego specyfikacje arch i
tek tu ry sieci komputerowych. Model ten zawiera opis funk
cjonalny siedmiu w arstw , które zostały w tej architektu
rze wyróżnione. Model OSI/ISO jest obecnie powszechnie przyjęty i umożliwia ujednolicenie budowy sieci kom pu
terowych. Równolegle do pracy nad modelem OSI/ISO RM (na początku lat osiemdziesiątych) były prowadzone prace kom itetu IEEE 802 dotyczące norm alizacji podsystemu transm isji dla lokalnych sieci komputerowych. Stąd pewne pojęcia oraz zasada podziału systemu na w arstw y w mo
delu IEEE 802 LAN, stanowiącego wynik prac kom itetu 802, nie są w pełni zgodne z modelem OSI/ISO. Porów na
nie zakresu i wzajem ną relację pomiędzy modelami przed
stawiono na rysunku 1. W ynikiem prac kom itetu 802 jest nie tylko specyfikacja funkcjonalna, jaką stanow i model OSI/ISO, lecz również specyfikacja realizacji w arstw obję
tych pracam i, m ająca formę rodziny norm dotyczących różnych technik dostępu do ośrodków transm isji i stru k tury systemu (zwanej topologią). W kategoriach modelu OSI/ISO norm a IEEE 802 obejm uje specyfikacje dwu n a j
niższych w arstw modelu OSI/ISO: w arstw y połączeń logicz
nych i w arstw y fizycznej. Norma definiuje jeden protokół sterujący połączeniami logicznymi oraz cztery rodzaje stru k tu r sieci wraz z technologią dostępu do ośrodka tra n s
misji. Wybór stru k tu ry sieci i stosowanej metody dostępu do ośrodka transm isji (zatem wybór odpowiedniej normy) zależy od rodzaju zastosowania, dla którego jest przezna
czona lokalna sieć kom puterowa. W tabeli 1 podano odpo- wiedniość pomiędzy rodzajem zastosowania a poszczególny
mi norm am i rodziny IEEE 802, a także charakterystykę techniczną (topologię, protokół dostępu do ośrodka, szyb
kość transm isji) objętego norm ą danego rozwiązania.
Model OSI/ISO w arstw y
Model IEEE 802 '
A plikacji
P rezen ta cji
S e s j i
Transportowo W y ższe w arstw y
nie s ą objete rrodelem
Sieciowa P o toczeń
logicznych Połączeń
logiczn ych Dostępu «Jo ośr'od<o
F iz y c z n a F iz y c z n a
R y s. 1. R e la c ja m ię d z y m o d e le m O SI/ISO o ra z IE E E 802
Kom putery, węzły lokalnej sieci kom puterow ej są dołą
czone do ośrodka transm isji (kabla koncentrycznego, św iat
łowodu) przez urządzenia, sterow niki realizujące najniższe w arstw y modelu OSI/ISO (zwykle dwie dolne w arstw y modelu). Rozwój technologii LSI/VLSI umożliwia uproszcze
nie projektow ania i oprogram owania tych urządzeń. Obec
nie produkowane układy VLSI dla LSK realizują w arstw ę połączeń logicznych i zastępują od 60 do 100 układów SSI/
