Mapa Karnaugh’ a funkcji y
Realizacja funkcji 4 zmiennych na multiplekserze o
4 wejściach sterujących
Realizacja funkcji 4 zmiennych na multiplekserze o
3 wejściach sterujących
Realizacja funkcji 4 zmiennych na multiplekserze o
2 wejściach sterujących
ITERACYJNY UKŁ AD SUMATORA
Blok arytmetycznologiczny
Wejścia i wyjścia bloku ALU
• Na wyjściach G i T pojawiają się sygnały dwóch przeniesień:
tzw.p rzeniesienia generowanego G i tzw. przeniesienia transmitowanego T.
Służą one dla równoległego wyliczenia przeniesień wszystkich stopni sumatora zbudowanego z wielu 4 bitowych układów (podobnie jak przeniesienia g
ii p
iw układzie sumatora jednobitowego).
• Na wyjściu A=B pojawia się sygnał służący do sygnalizowania równości argumentów operacji.
• Układ ma 5 wejść sterujących: M, s
0 s
3Ł ączenie sumatorów
Przeniesienie grupowe
g i iloczyn a i i b i p i suma a i i b i c 1 = g 0 + p 0 c 0
c 2 = g 1 + p 1 c 1 = g 1 + p 1 g 0 + p 1 p 0 c 0
c 3 = g 2 + p 2 c 2 = g 2 + p 2 g 1 + p 2 p 1 g 0 + p 2 p 1 p 0 c 0 c 4 = g 3 + p 3 c 3 = g 3 + p 3 g 2 + p 3 p 2 g 1 + p 3 p 2 p 1 g 0 +
p 3 p 2 p 1 c 0
Uproszczony schemat procesora
M
C
R L
S H F R H
A L U
U k ?a d s t e r o w a n i a
k i e r u n e k p r z e s u w a n i a ( w p r a w o )
